- 博客(114)
- 资源 (49)
- 收藏
- 关注
RSS订阅原创 【Zynq】【XADC】Zynq使用XADC测量外部电压
Zynq内部自带的XADC硬核，可用于测量和监控内部重要节点的电压和芯片温度等，并且还带有外部引脚可测量外部电压，其分辨率为12bit，单端测量范围为0~1V。
2024-05-15 18:04:05
209
原创 【Zynq】【Lwip】解决使用官方lwip模板时自动协商失败的问题
近期有小伙伴在使用ACZ702开发板尝试官方的lwip模板做实验时，出现自动协商失败或者Phy设置失败的问题这个问题可以在bsp中关闭自动协商解决，但治标不治本，因此这里教大家如何一劳永逸的解决这个问题。备注：使用lwip echo server模板时，关闭自动协商会出现Link up/down反复的Bug，要么根据本帖修改源码，要么更换其它模板关闭自协商。
2024-05-15 17:40:18
732
原创 【ZYNQ】ZYNQ器件的DDR3存储器使用相关知识介绍
PS部分的DDR3存储器使用，不需要，也不能调用MIG IP来控制，只需要在设计中添加ZYNQ7 Processing System 组件，并配置好DDR相关的参数，即可使用。回到ACZ702开发板本身，该开发板PS侧设计了32位的DDR3存储器模组，但PL侧没有再设计独立的DDR3存储器，PL侧不设计独立的DDR3存储器主要是因为PL侧总共也就100或125个管脚，而一片16位的DDR存储器就要使用40多个FPGA管脚，所以在不是特别必要的情况下，就没有在PL侧设计独立DDR3存储器。
2024-05-10 16:18:31
652
原创 【ZYNQ逻辑】AXI接口转换模块设计
DDR作为大容量存储器件，在FPGA设计中占有十分重要的地位。对于xilinx的7系列fpga以及Zynq-7000系列SoC来说，要想实现数据对DDR的读写，通用的解决方案是使用mig软核作为控制器，控制数据的读写进行。ACZ702和ACZ7015开发板使用的主控器件隶属于Zynq-7000系列。与ACX720所使用的Artix-7系列的XC7A35T器件不同的是，这些器件PS侧自带有硬核DDR控制器，PL端（FPGA逻辑部分）可以通过AXI总线使用PS端的DDR控制器完成对DDR的读写操作。
2024-05-10 15:59:32
487
原创 【Zynq】vivado2019.1 sdk下载程序时报错的解决方案
这个是vivado2019.1的软件bug，xilinx官方给出了解决方案。如题，如果在Vivado2019.1的sdk中下载程序时，出现以下情况。可以参考Xilinx官方给的帖子，下载补丁。
2024-05-10 15:00:07
240
原创 【ZYNQ】逻辑设计固化流程
3.将SD卡插入开发板中，切换启动模式为SD卡启动后为开发板上电，如果开发板成功启动并出现预期现象，说明固化成功，反之用户需要检查是否有步骤存在错误或遗漏。例如，ACZ702开发板使用的是两片16位的型号为MT41K128M16 JT-125的DDR3存储芯片，配置时就只需要配置DDR型号。5.将开发板断电，切换到QSPI模式后重新上电，如果开发板成功启动并出现预期现象，说明固化成功，反之用户需要检查是否有步骤存在错误或遗漏。2.创建FSBL工程完成后，SDK会对工程编译，生成我们所需的FSBL.elf。
2024-05-10 14:30:36
545
原创 使用MIG 7 series IP核导致Vivado闪退的解决方法
在使用Vivado创建MicroBlaze软核，然后添加了MIG 7 Series软核后，在进行Generate Block Design时会出现闪退问题，且工程目录下的。日志内容为An unexpected error has occurred (EXCEPTION_ACCESS_VIOLATION)，表示发生了意外错误。_mig_7series_0_1路径下会出现hs_err_pid开头的异常日志，这里。问题即可解决，怀疑是由于编码或者软件Bug的原因导致的。解决方法是，使用文本格式打开上述目录下的。
2024-05-10 10:57:59
239
原创 国产智多晶FPGA使用Modelsim仿真RTL设计方法
这里给大家介绍国产FPGA厂家“西安智多晶”微电子的FPGA使用Modelsim软件仿真智多晶FPGA的RTL设计的方法。本博客将陆续发表更多国产FPGA的开发和使用方法。在前面fpga_led小节讲解了智多晶fpga的基本开发流程，并讲解了使用Modelsim编译SA5Z系列器件库。本节我们在fpga_led工程的基础上讲解智多晶fpga联合Modelsim进行仿真验证的流程。...
2022-07-23 22:36:28
1719
1
原创 国产智多晶FPGA使用Modelsim仿真时器件库的编译方法
本帖介绍使用Modelsim仿真智多晶FPGA设计时候需要用到的各种底层库的编译方法。使用Modelsim仿真智多晶FPGA的设计工程，需要首先对其器件底层库文件进行编译以得到Modelsim能够识别的库文件。该步骤需要在第一次使用智多晶FPGA的时候进行，而编译出来的库后续可以随时使用，不用每次仿真之前再编译。因此本内容单独摘出来作为一节。...
2022-07-23 22:14:18
1058
1
原创 国产智多晶FPGA基于Verilog的设计开发流程
这里给大家介绍国产FPGA厂家“西安智多晶”微电子的FPGA基于Verilog进行逻辑设计的开发流程，步骤详细，可作为大家的评估参考。
2022-07-23 22:00:26
1423
原创 国产智多晶FPGA 带Cortex-M3硬核CPU的FPGA器件简介
这里给大家介绍国产FPGA厂家“西安智多晶”微电子带Cortex-M3硬核CPU的FPGA芯片的相关资源。本博客将陆续发表更多国产FPGA的开发和使用方法。
2022-07-23 21:42:51
1941
原创 国产智多晶FPGA下载器（调试器）的驱动安装方法
这里给大家介绍国产FPGA厂家“西安智多晶”微电子的FPGA下载程序时用到的下载器(调试器)的驱动安装方法。本博客将陆续发表更多国产FPGA的开发和使用方法。
2022-07-23 21:35:51
1357
原创 【工程源码】ARM汇编指令 连载二
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。ARM微处理器的指令集是加载/存储型的，即指令集中大部分指令仅能处理寄存器中的数据，而且处理结构都要放回寄存器。而对系统存储器的访问则需要通过专门的加载/存储指令来完成。ARM微处理器的指令集可以分为数据处理指令、数据加载指令与存储指令，分支指令、程序状态寄存器（PSR）处理指令、...
2020-02-29 20:52:45
235
原创 【工程源码】FPGA免费视频课程观看地址和介绍
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。1、《FPGA设计思想与验证方法视频教程》该视频属于小梅哥的经典之作，共20集，按照循序渐进的方式，依次讲解FPGA开发中的各种常见设计和调试方法，并涵盖了非常多的应用知识点，整个课程全部现场讲解原理，现场写代码调代码，非常适合0基础的用户学习。以下为课程在线观看链接。ht...
2020-02-29 20:49:43
461
原创 【工程源码】数字信号处理学习——混频器
混频混频是指将信号从一个频率变换到另外一个频率的过程 ,其实质是频谱线性搬移的过程。简单的说，就是两个信号相乘。相乘的结果就得到两种频率，和频、差频。可以用积化和差公式观察和频、差频信号的产生。在模拟电路中经常见到的就是把接收机接收到的高频信号，经过混频变成中频信号。上次课设用三极管搭了一个混频器，频率太高，搞到头大！最后还是用了乘法器芯片。当然这次设计的是数字混频。数字混...
2020-02-29 20:14:30
2708
原创 【工程源码】ubuntu18.04使用静态ip
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 ubuntu 18.04已经正式发布。后面会有更多小伙伴会迁移到这个系统。所以将这个设置ip的帖子更新了。 在ubuntu18.04中，使用 NetPlan 进行网络管理。而且16.04之前使用的/etc/network/interfaces也已经不再使用。现在必须使用...
2020-02-29 19:55:46
195
原创 【工程源码】ARM汇编指令 连载一
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。虽然现在很少有程序使用汇编进行编写，但是了解一下还是很有必要的。了解这个有些bug找起来会快很多。我现在看一些执行起来很奇怪的代码，就直接看看对应的汇编部分，很多C语言中不易发现的问题，汇编一目了然。 相信了解过arm汇编的都听说过ARM指令集，Thumb指令集。现在...
2020-02-29 19:34:15
230
1
原创 【工程源码】已经安装器件库却报未安装——解决方案
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。在软件安装过程中，明明安装了器件库。打开 Quartus II 却显示没有安装的情况： 我们点击YES，指向device所在的目录，安装器件即可。 （点击否，重新安装，发现器件已经变成了不可选状态，无法解决问题。）...
2020-02-28 20:42:40
752
原创 【工程源码】BMP2mif文件软件，方便使用ROM存储图像数据并显示
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。BMP2mif文件软件，方便使用ROM存储图像数据并显示用。懂的下载...
2020-02-28 20:38:14
1273
原创 【工程源码】Verilog语言例程《王金明：《Verilog HDL 程序设计教程》》
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。
2020-02-28 20:19:05
1072
原创 【工程源码】无法下载FPGA程序，无法start，找不到下载器
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。很多新手在刚开始接触FPGA学习的时候，都不会下载程序，经常出现无法下载程序，或者说下载窗口找不到下载器，或者Start按钮是灰色的情况，如下图1所示：这种情况下，会显示NoHardware，可以点击左上角的Hardware Setup按钮进入下载器设置界面，进入界面...
2020-02-28 19:39:05
6761
原创 【工程源码】NIOS II 自定义IP核的静态地址对齐和动态地址对齐
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。如果使用静态地址对齐（每个寄存器在Avalon总线上占4个字节的地址）设置IP使用静态地址对齐的方式为，在hw.tcl脚本里加上一局话：set_interface_property as addressAlignment {NATIVE}在软件编程时可以使用IOWR（基地址，寄...
2020-02-27 19:20:35
245
原创 【工程源码】NIOS II 软件程序固化的相关知识
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。片上RAM和ROM的SOPC系统1、生成hex文件2、将hex文件添加到quartus工程中（添加qip文件）3、对工程进行全编译4、下载sof就可以看到程序运行5、将sof转换为jic文件，烧写到EPCS中，就能掉电保存使用片外RAM作为CPU内存时候的程序固化方案1...
2020-02-27 19:17:09
309
原创 【工程源码】使用华邦的SPI FLASH作为EPCS时固化NIOS II软件报错及解决方案
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。Altera器件有EPCS系列配置器件，其实，这些配置器件就是我们平时通用的SPIFlash，据AlteraFAE描述：“EPCS器件也是选用某家公司的SPIFlash，只是中间经过Altera公司的严格测试，所以稳定性及耐用性都超过通用的SPIFlash”。就本人看来，半导体的稳定...
2020-02-27 19:11:35
784
原创 【工程源码】如何在设备驱动冲突导致蓝屏的情况下强制删除该设备驱动
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。插上设备，在设备管理器中选择要卸载的设备驱动，卸载其驱动，大家都会，但是万一设备一插上电脑就蓝屏，连设备管理器打开的机会都不给你咋办呢？这里找到了解决办法。该办法还可以帮忙清理一大堆无用的驱动哦。这两天，玩儿了下CrazyBingo的那个USB Camera。他那个Camera是用US...
2020-02-27 19:04:57
188
原创 【工程源码】CYUSB3014芯片使用EEPROM无法下载固件说明
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。当使用128KB的EEPROM存储CYUSB3014芯片的固件时，需要注意，不同厂家的EEPROM存储器，其A0、A1、A2功能不一样，在设计时电路也不一样。Microchip对应的128KB的EEPROM存储器芯片型号为24LC1025。Atmel的128KB的EEPROM存储器型号为...
2020-02-27 18:55:34
978
原创 【工程源码】Altera FPGA 开启引脚片上上拉电阻功能
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。Cyclone IV E FPGA的通用输入输出管脚都支持内部弱上拉电阻，但是时钟输入脚不支持。所以，当需要上拉电阻的信号（如本例中的矩阵键盘Row信号和IIC协议中的SDA、SCL信号）连接到了FPGA的通用输入输出管脚上，在一些要求不高的场合，就可以使用片上上拉电阻来为这些信号设...
2020-02-26 21:01:46
1033
原创 【工程源码】SOPC开发流程之NIOS II 处理器运行 UC/OS II
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。第一步：建立 Quartus II 工程建立 Quartus II 工程时需要注意以下几点1、 器件选择为 EP4CE10F17C8N；2、 工程路径中不得出现非法字符（空格和中文字符）；3、 开发工具选择 Quartus II 11.0及以上，这里我选择的版本为 Quartus...
2020-02-26 20:36:40
338
原创 【工程源码】给NIOS II CPU增加看门狗定时器并使用
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。配置看门狗定时器：1. 设置计时溢出时间为1秒2. 计数器位宽为32位3. 勾选No Start/Stop control bits4. 勾选Fixed period5. 不勾选Readable snapshot6. 勾选System reset on timeout.(Wa...
2020-02-26 20:06:30
332
原创 【工程源码】Altera SOPC FrameBuffer系统设计教程
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。在嵌入式系统中，LCD屏作为最友好的人机交互方式，被大量的应用到了各个系统中。在基于ARM处理器的系统中，应用更是非常广泛。FPGA作为广义嵌入式系统的一员，自然也有很多时候需要来驱动显示屏显示一些内容，例如经常有需求要用FPGA来做液晶测试架，做显示器驱动测试卡。很多学习了FPGA的朋...
2020-02-26 19:32:12
966
原创 【工程源码】基于FPGA的XPT2046触摸控制器设计
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。XPT2046是一款设计用于移动电话、个人数字助理、便携式一起、付款中断设备、触摸屏显示器等设备的4线制电阻触摸屏控制器。该芯片实质为一个多通道ADC+电压输出芯片，通过在不同时刻对电阻触摸屏的两组不同电极上分别施加电压，然后测量另一组电极上的电压值，从而获取触摸点的X或Y位置坐标，进而...
2020-02-26 18:56:01
1221
1
原创 【工程源码】NIOS II下基于中断的UART接收和发送设计示例代码
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。#include "sys/alt_stdio.h"#include "altera_avalon_uart_regs.h"#include "system.h"#include "altera_avalon_pio_regs.h"#include "alt_types.h"...
2020-02-25 18:54:42
644
原创 【工程源码】NIOS II SOPC系统自定义IP常见知识点总结
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。封装IP1、将写好的Verilog代码添加在Quartus工程中，IP目录下，（如果没有，自己建一个）2、打开Qsys工具，选择New Component3、name和Display name输入合理的IP名称、输入IP的分组名称或者选择一个合理的分组4、添加文件时，添加这...
2020-02-25 18:50:37
261
原创 【工程源码】 NIOS II 自定义IP核编写基本框架
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。关于自定义IP1、接口 a、全局信号 时钟（Clk），复位（reset_n） b、avalon mm slave 地址（as_address） 片选（as_chipselect /as_chipselect_n） ...
2020-02-25 18:46:02
432
原创 【工程源码】 SoC FPGA JTAG电路设计 要点
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。JTAG协议制定了一种边界扫描的规范，边界扫描架构提供了有效的测试布局紧凑的PCB板上元件的能力。边界扫描可以在不使用物理测试探针的情况下测试引脚连接，并在器件正常工作的过程中捕获运行数据。SoC FPGA作为在同一芯片上同时集成了FPGA和HPS的芯片，其JTAG下载和调试电路...
2020-02-25 18:39:37
902
原创 【工程源码】 Altera DDR2控制器
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。Altera DDR2控制器使用IP的方式实现，一般很少自己写控制器代码。ddr22 ddr22_inst ( .aux_full_rate_clk (mem_aux_full_rate_clk), .aux_half_rate_clk (mem_aux_h...
2020-02-25 18:31:44
481
原创 【工程源码】 阻塞赋值与非阻塞赋值原理分析
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。阻塞赋值，操作符为“=”，“阻塞”是指在进程语句（initial和always）中，当前的赋值语句会阻断其后语句的正常执行，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时赋给左边变量。非阻塞赋值，操作符为“<...
2020-02-24 20:04:41
778
原创 【工程源码】 LCD1602数据手册
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。
2020-02-24 19:38:36
1812
接口初始化Verilog代码.rar
2020-02-14
mif精灵压缩文件.rar
2020-02-14
digfacewide字体压缩文件.zip
2020-02-14
cmos_init.rar
2020-02-14
TFT显示屏模组资料rar
2020-02-12
AC620_VGA_Dual_OV7725_1280720.rar
2020-02-12
AC620_OV5640V2_SDRAM_TFT800_Dual2.rar
2020-02-12
04_vga_dual_ov5640_1280720_v1.rar
2020-02-12
Dual_Camera.pdf
2020-02-12
双摄转接板信号顺序.xlsx
2020-02-12
GM7123_VGA.pdf
2020-02-12
XLH_USB_Console.rar
2020-02-12
AC6102_USB30_IMG_DDR_TFT50.rar
2020-02-12
Visio画时序组件.rar
2020-02-11
AHT_CT.rar
2020-02-11
合并sof和elf生产jic文件脚本E30.rar
2020-02-11
合并sof和elf生产jic文件脚本E10.rar
2020-02-11
AC620_ACM8211_UDP_LoopBack_DEMO.rar
2020-02-10
AC620_ACM8211_OV5640_UDP_Camera.rar
2020-02-10
AC609_ACM8211_UDP_LoopBack_DEMO.rar
2020-02-10
TimeQuest Timing Analyzer.rar
2020-02-28
Verilog例程.rar
2020-02-28
BMP2Mif.rar
2020-02-28
1602A液晶显示模块使用手册.pdf
2020-02-24
新建文件夹PDF教程.rar
2020-02-21
filter.rar
2020-02-21
bin28_BCD32.rar
2020-02-20
ac620_calculator_key_board.zip
2020-02-20
DVP_Capture.rar
2020-02-18
AC620_SDRAM_OV5642_TFT800__RGB_Y_boundary_extraction.rar
2020-02-18
tft_eleclock.rar
2020-02-18
Qiangdaqi.rar
2020-02-18
digital_frequency_meter.rar
2020-02-17
基于FPGA的十通道逻辑分析仪-74页精华项目教程.pdf
2020-02-17
ac620_taxi_meter.zip
2020-02-15
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人