自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(17)
  • 收藏
  • 关注

原创 仿真do文件

仿真do文件示例vlib workvmap work workvlog ./rtl/*.vvlog ./cmyk_prt_tb.svvsim -novopt -voptargs="+acc" -L fifo_generator_v13_2_5 -L unisims_ver -L unimacro_ver -L secureip -lib work work.cmyk_prt_tbview wave#do black_wave.dodo wave.do#run 50000us#ru

2022-03-09 11:09:06 280

原创 tcl例程

hex文件转换为coe文件

2022-03-08 14:15:08 291

原创 output delay含义

output delay的含义是数据在时钟沿前什么时候稳定

2021-11-16 19:35:04 1905 1

原创 GVIM设置

set numberset ts=4set expandtabset autoindentcolorschemem darkblueset guifont=Consolas:h16:cANSIsyntax enableset nobackupset noswapfile:ab alw always @( posedge clk )<Enter>begin<Enter><Enter>end

2021-08-16 09:11:18 134

原创 2021-08-04

Intel PCIE BAR访问寄存器将对应的BAR的type设置为non-prefetchable memory,将BAR对应接口通过avalon总线同自己编写模块对接,驱动可通过ioread32((u32 *)(bk_ptr->bar[4]+offset))来读取对应寄存器的值,通过iowrite32(数据,(u32 *)(bk_ptr->bar[4]+offset))来写对应寄存器。...

2021-08-04 09:56:35 74

原创 PCIE地址空间理解

PCIE地址空间理解PCIE配置空间:BUS DEV FUN确定BAR(Base Address Register):BAR寄存器中存储的数据是表示PCIE设备在PCIE地址空间中的基地址,不是表示PCIE设备内存在CPU内存中的映射地址

2021-07-20 20:37:02 1590 2

原创 CNN文档

CNN文档 Efficient Processing of Deep Neural Networks: A Tutorial and Survey

2021-03-25 14:18:10 216

原创 modelsim仿真打印数据左对齐

打印数据左对齐`````verilogprint("%0d",data);

2021-02-03 15:20:04 562

原创 Python读写txt文件数据

Python读写txt文件数据import heapqimport numpy as npdata = np.loadtxt("fpga_data_o.txt",dtype=int)topk=heapq.nsmallest(16,data)print(topk)np.savetxt("python_topk.txt",topk,fmt='%d')

2020-12-31 10:10:03 91

原创 小技巧

1.Matlab数据保存到txtfid = fopen(‘b.txt’,‘wt’);fprintf(fid,’%g\n’,a); \n 换行fclose(fid);2.读取txt文件到matlabload(‘data.txt’)3.SPI EMIO引脚命名单精度浮点数有效数字保证6位,部分7位双精度浮点数有效数字保证15位,部分16位对于单精度浮点数,精度为(尾数的位数)24位,合十进制有效位数7位; 对于双精度浮点数,精度为(尾数的位数)53位,合十进制有效位数15~1

2020-09-28 19:25:42 141

原创 Verilog观测信号

标题1 Verilog观测信号重要信号可读① 所有状态机状态current_state可读② 关键信号可读,例如:流控,反压等(_fc,_rdy),fifo 满空信号,此类重要信号不仅要可读,还需要判断这个信号是否长期处于这类状态,要有计数,并且可读清零。③ Fifo 实时深度可读④ 尽量多添加中断信号,将更多的信号接入中断处理模块2 常见的统计计数1)输入数据和输出数据的统计:输入多少有效数据,输出多少有效数据2)各种类型的数据统计:MAC模块处理的各类型包有多少,64字节的包、大于64字

2020-09-14 14:34:00 594

原创 FIFO仿真empty信号X问题

仿真FIFO时,empty信号不正常由于复位信号过短导致,延长复位信号后,fifo empty信号正常。

2020-05-07 17:01:47 3007 1

原创 IDELAYCTRL使用error问题

在工程中例化2个相同的IDELAYCTRL会报如下错误将2个模块中的IDELAYCTRL提取出来,放到顶层中,例化一个,error解决。

2020-04-29 10:08:14 3160 1

原创 DDR3 Burst理解

DDR3 BurstDDR3 Burst理解DDR3 Burst理解DDR2是四位预取(4-bit Prefetch),DDR3和DDR4都是八位预取(8-bit Prefetch)。而8-bit Prefetch可以使得内核时钟是DDR时钟的四分之一,这也是Prefetch的根本意义所在.该DDR3数据位宽为16bit,prefetch数据大小为16bit(数据位宽)*8(burst l...

2020-03-18 16:09:42 7856 4

原创 matlab将float类型数据转换为小数形式

float类型数据转换为小数形式 matlabtypecast(uint32(hex2dec(‘3f69c4ed’)),‘single’)

2019-11-14 19:30:16 3603 2

原创 4K边界问题

4K边界可以看成是master侧对边界的主动保护。比如两个IP地址是连序的,那么在第一个IP末尾附近地址发起一个长burst跨越边界,第二个设备实际上没有完成前面的AW或者AR通道的握手,这个会引起总线异常。如果是大片地址的slave设备,并且本身没有4K边界的要求,双方约定好,master侧可以不进行4K边界检测。it’s a compromise between the number of...

2019-11-05 16:49:56 3538

原创 Python程序运行结束后不关闭控制台命令

Python程序运行结束后不关闭控制台命令在python程序后加一下代码,防止控制台自动关闭,无法看结果raw_input("Press ")

2019-11-01 10:19:38 12821 2

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除