output delay含义

已于 2022-03-10 11:20:10 修改
阅读量1.7k 收藏 12
点赞数 1
分类专栏： 时序约束 文章标签： fpga开发
于 2021-11-16 19:35:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhangfangyuan2010/article/details/121363336
版权

output delay的含义是数据在时钟沿前什么时候稳定才能被正确采样。
包含Tpd(路径传输延迟）和Tsetup（后级触发器建立时间）

在这里插入图片描述

在进行时序检查计算时，应该将output delay放在require time路径中，并减去output delay值
如下图：数据必须在7.4前稳定(setup)，必须在20后0.2ns内稳定（hold)
数据相对于capture clock的关系，在capture clock edge前为正，后为负。
在时序检查时应该减去Tsetup的值，加上Thold的值，因此在output delay中应该减去Thold。
在这里插入图片描述
在这里插入图片描述
The max path delay is 7.4ns(=max Tc2 plus Tsetup = 7+0.4)。The min path delay is -0.2(=min Tc2 minus Thold = 0-0.2).

This depicts that the data must be ready at the output port before the required stable region starts and must remain stable until the end of the stable region.

set_output _delay是你对外部电路的所需时间的估计，你设定好了外部所需的时间，综合工具就为按照你给的条件对内部的电路进行优化。

A hold requirements of 1.5ns maps to a set_output_delay min of -1.5ns.

GreenBirdFlyBiuBiu
关注
  • 1
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
timing-output delay
weixin_44468510的博客
11-27 370
vivado timing constrains wizard-output delay 内容链接：https://forums.xilinx.com/t5/Implementation/What-do-trce-dly-max-and-trce-dly-min-mean-when-setting-output/m-p/941509 Re: What do trce_dly_max and trc...
时序分析基础（4）——保持时间
q1594的博客
09-06 1129
d是下游器件需求的时钟信号和数据信号的时间差。在分析建立时间时，d越大，建立时间越小，因此分析建立时间余量的时候d取最大值。在分析保持时间时，d越小，保持时间越小，因此分析保持时间余量是d取最小值。
输入延时（Input Delay）与输出延时（Output Delay）
热门推荐
耐心的小黑的博客
03-13 3万+
一、设置输入延时（Input Delay） 1、不同的路径需要使用不同的约束 2、输入延时的定义 由下图可以看出Input Delay是以上游芯片的时钟发送沿为参考，上游的输出数据到达FPGA的外部输入端口之间的延迟。 输入延迟（input delay）包括Tco和Trace Delay（板间延迟），其中Trace delay又叫Board delay。 3、完整的输入静态时序路径 4、输入静态时序路径分析报告 可以看出它主要把时序路径分为三部分，然后分别计算各部分的延时，最后计算出裕量slack，根
output delay 约束
FPGAer_QQ742875810的博客
07-25 1167
特别注意：在源同步接口中，定义接口约束之前，需要用create_generated_clock 先定义送出的随路时钟。
VIVADO时序约束之Output Delay(set_output_delay)
aaaaaaaa585的博客
07-17 2万+
前言 I/O Delay约束主要有两个命令：set_input_delay和set_output_delay。 I/O Delay约束的主要目的同时钟约束一样，是告诉编译器，外部输入输出信号与参考时钟之间的相位关系，便于综合器能够真实和准确的对IO接口的信号进行时序分析，同时也有利于综合器的布局布线。 注意：I/O Delay约束和 IDELAYE、ODELAYE原语是完全不同的，前者是用于编译器进行时序分析的，后者是对数据进行延时的（由于建立时间和保持时间不满足，导致在接收数据有错时，需要对数据进行延迟，
FPGA基于outputdelay的IO约束实例分析 fpga开发.pdf
04-22
"FPGA基于outputdelay的IO约束实例分析" FPGA基于outputdelay的IO约束实例分析是FPGA开发中的一种重要技术，在该技术中，outputdelay被用来解决时序问题。在这个实例中，我们将讨论outputdelay的原理和实现方法，...
FPGA以太网input delay、output delay时序约束
最新发布
03-28
该文档详细记录了本人在调试FPGA三速以太网IP核时关于输入输出的时序约束的方法，以及理解。该文档里面只约束了1000M网络的时序。
High Output Management
09-29
Adapting the innovations that have made Intel one of America's most successful corporations, High Output Management teaches you:, what techniques and indicators you can use to make even corporate ...
MSSQL output使用
09-11
存储过程 output 输出参数 可以是一个字符串
浅谈PHP中output_buffering
10-23
服务器端缓存又可以细分为程序缓存和OB缓存（即Output Buffering，输出缓冲）。当`output_buffering`开启时，PHP会先将输出的内容存储在内存中，直到达到一定的阈值或脚本结束时才一次性发送给浏览器。未开启时，PHP...
时序分析基础(3)----output_delay
black_pigeon博客
04-24 3894
output_delay 分析模型 output_delay 的时序分析模型如上图所示，可以看到再进行IO之间的时序分析时，其模型于前面介绍的input_delay时序分析的模型是十分类似的。只不过再output_delay的分析中，上游芯片换成了FPGA，其内部的时序参数在使用时序分析工具进行分析时是已知的。下游芯片和PCB走线延时的时序参数在时序分析工具中不确定，因此才有了对于FPGA的输出...
sdc——input delay,output delay
seu他山之石的博客
07-15 3150
sdc——input delay,output delay input delay和ouput delay 描述的是port端口上的约束，或者说是模块间的约束。 input delay：输入信号在时钟到达后多久到达模块输入port 如下图所示： sdc利用下面的语言描述： set_input_delay 1.0 -clock ck [all inputs] output delay:输出信号在后级模块中需要提前多久准备好。 如下图所示： sdc利用下面的语言描述： set_output_delay 2
XDC IO --- Output Delay Constraints(Vivado)
Chi_Hong的博客
12-26 1210
文章目录一、XDC约束格式二、系统同步接口(System Synchronous)1、Single Data Rate(SDR),Rising Edge2、Double Data Rate(DDR)三、源同步接口(Source Synchronous)1、Setup/Hold Based2、Skew Based1>、Single Data Rate(SDR),Rising Edge2>...
FPGA时序约束分享04_output delay 约束
MDYFPGA的博客
07-25 1987
详细介绍输入延时(input delay)的概念、场景分类、约束参数获取方法以及约束方法。
delay 芯片时序output_FPGA静态时序分析——IO口时序（Input Delay /output Delay）
weixin_35835184的博客
01-26 402
在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此，FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。1.2 FPGA整体概念由于IO口时序约束分析是针对于电路板整个系统进行时序分析，所以FPGA需要作为一个整体分析，其中包括FPGA的建立时间、保持时间以及传输延时。...
静态时序分析·Output Delay 约束
weixin_30920091的博客
04-03 376
1、系统同步输出 分析FPGA内部时序单元到输出端口的路径时，当source clock 和 destination clock 来自统一系统时钟，称为系统同步输出（system synchronous output）。 当source clock 或者 destination clock 不在FPGA设计中时，则需要约束一个虚拟时钟，如图1所示，sou...
【Time5】output_delay
1615549892
06-27 690
框图 TraceDelay（TD）为什么有max/min？ 因为数据一般都是多bit，不同bit之间的延时有大有小，所以存在max/min。 output delay是什么？ output delay是输出数据在时钟上升沿之前提前多长时间准备好，如上图6ns。而不是表示在时钟上升沿之后延时多久有效。 参考点为下游芯片的捕获沿。 为什么output delay有max/min值？ 因为max是与downstream的setup时间有关，如果max很大很大会破坏downstream的se.
input delay, output delay
msrgr的专栏
11-19 2225
input delay, output delay在vivado中使用范围 　　转载：通过作者使用总结情况，IO口时序约束主要使用在以下情况： 1.         数据交换频率较高 　　由于IO时序约束一般计算值都是在几纳秒，当FPGA和外部数据交换频率较低，如FPGA操作640*480的TFT液晶进行刷屏，数据传输频率仅仅24Mhz，一个数据时钟都有41.666ns，完全不用约束都能满足...
四、输入延时约束、输出延时约束以及调试方法
k7126685的博客
03-06 1015
上一讲完成了基本时钟和生成时钟的约束，确定了整个工程的时钟频率，本次内容要添加合理的 input 和 output delay， 把接口时序调整到一个最佳状态。
帮我更加完善下面程序适合arduino1.5.2运行。#include"LedControl.h" LedControl lc=LedControl(13,11,12,1); byte d[8]={ B00001000, B00000100, B00000010, B11111111, B11111111, B00000010, B00000100, B00001000,}; byte h[8]={ B00010000, B00100000, B01000000, B11111111, B11111111, B01000000, B00100000, B00010000,}; int k1=0; int k2=0; int keypin1=10; int keypin2=3; int redpin = 4; int yellowpin = 5; int greenpin = 6; int redpin2 = 7; int yellowpin2 = 8; int greenpin2 = 9; void setup() { lc.shutdown(0,false); lc.setIntensity(0,3); lc.clearDisplay(0); pinMode(keypin1,INPUT); pinMode(keypin2,INPUT); pinMode(redpin,OUTPUT); pinMode(yellowpin,OUTPUT); pinMode(greenpin,OUTPUT); pinMode(redpin2,OUTPUT); pinMode(yellowpin2,OUTPUT); pinMode(greenpin2,OUTPUT); } void loop() { k2=digitalRead(keypin2); if(k2==LOW) { k1=digitalRead(keypin1); if(k1==LOW) { lc.clearDisplay(0); for(int row=0;row<8;row++) lc.setRow(0,row,h[row]); digitalWrite(redpin,HIGH); digitalWrite(greenpin2,HIGH); delay(7000); digitalWrite(redpin,LOW); digitalWrite(yellowpin,HIGH); delay(500); digitalWrite(yellowpin,LOW); delay(500); digitalWrite(yellowpin,HIGH); delay(500); digitalWrite(yellowpin,LOW); delay(500); digitalWrite(yellowpin,HIGH); delay(500); digitalWrite(yellowpin,LOW); delay(500); lc.clearDisplay(0); for(int row=0;row<8;row++) lc.setRow(0,row,d[row]); digitalWrite(greenpin2,LOW); digitalWrite(greenpin,HIGH); digitalWrite(redpin,LOW); digitalWrite(redpin2,HIGH); digitalWrite(yellowpin,LOW); delay(7000); digitalWrite(redpin2,LOW); digitalWrite(yellowpin2,HIGH); delay(500); digitalWrite(yellowpin2,LOW); delay(500); digitalWrite(yellowpin2,HIGH); delay(500); digitalWrite(yellowpin2,LOW); delay(500); digitalWrite(yellowpin2,HIGH); delay(500); digitalWrite(yellowpin2,LOW); delay(500); digitalWrite(yellowpin2,LOW); digitalWrite(greenpin,LOW); } else if(k1==HIGH) { lc.clearDisplay(0); for(int row=0;row<8;row++) lc.setRow(0,row,h[row]); digitalWrite(redpin,HIGH); digitalWrite(greenpin2,HIGH); delay(15000); digitalWrite(redpin,LOW); digitalWrite(yellowpin,HIGH); delay(500); digitalWrite(yellowpin,LOW); delay(500); digitalWrite(yellowpin,HIGH); delay(500); digitalWrite(yellowpin,LOW); delay(500); digitalWrite(yellowpin,HIGH); delay(500); digitalWrite(yellowpin,LOW); delay(500); lc.clearDisplay(0); for(int row=0;row<8;row++) lc.setRow(0,row,d[row]); digitalWrite(greenpin2,LOW); digitalWrite(greenpin,HIGH); digitalWrite(redpin,LOW); digitalWrite(redpin2,HIGH); digitalWrite(yellowpin,LOW); delay(15000); digitalWrite(redpin2,LOW); digitalWrite(yellowpin2,HIGH); delay(500); digitalWrite(yellowpin2,LOW); delay(500); digitalWrite(yellowpin2,HIGH); delay(500); digitalWrite(yellowpin2,LOW); delay(500); digitalWrite(yellowpin2,HIGH); delay(500); digitalWrite(yellowpin2,LOW); delay(500); digitalWrite(yellowpin2,LOW); digitalWrite(greenpin,LOW); } } else if(k2==HIGH) digitalWrite(redpin,HIGH); digitalWrite(redpin2,HIGH); delay(5000); digitalWrite(redpin,LOW); digitalWrite(redpin2,LOW); }
05-17
例如，可以将“k1”和“k2”改为“button1State”和“button2State”，更好地表达它们所代表的含义。 2. 在控制LED矩阵时，可以使用循环来简化代码。例如，可以将以下代码： for(int row=0;row;row++) lc.setRow...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值