DDR3 Burst理解

DDR3 Burst理解

DDR2是四位预取（4-bit Prefetch），DDR3和DDR4都是八位预取（8-bit Prefetch）。而8-bit Prefetch可以使得内核时钟是DDR时钟的四分之一，这也是Prefetch的根本意义所在.

该DDR3数据位宽为16bit，prefetch数据大小为16bit(数据位宽）8（burst length)=128bit。
在DDR内部一个时钟可以取128bit数据。
该DDR3存储空间为8个bank32768行128列128bit(每个位置存储空间，对应prefetch大小）

The double data rate architecture is an 8n-prefetch architecture with an interface designed to transfer two data words per clock cycle at the I/O pins. A single read or write
operation for the DDR3 SDRAM effectively consists of a single 8n-bit-wide, four-clockcycle data transfer at the internal DRAM core and eight corresponding n-bit-wide, onehalf-clock-cycle data transfers at the I/O pins

8n-prefetch，n为数据位宽。DDR物理接口为双沿发送数据，因为DDR内部时钟为物理接口时钟的四分之一。