DSP的CLB模块介绍与仿真(1)

1 CLB概述

CLB是可配置逻辑块的集合，可以使用软件相互连接用来实现自定义数字逻辑功能；CLB能够通过一组交叉开关互联来增强现有的外围设备，这些互联为现有的控制外围设备提供了高水平的连接，如EPWM，ECAP和eQEP，还允许CLB连接到外部GPIO引脚；通过这种方式，CLB可以被配置为与外围设备交互，用来执行小型逻辑功能；例如简单的PWM发生器或实现定制的串行数据交换协议；

1.1CLB输入

每个CLB模块具有八个输入，这些输入被施加到可重构逻辑单元。这些输入中的每一个都可以由一组预定义的信号选择性地驱动。两级多路复用结构允许每个CLB实例的每个输入选择一个信号；

Global Inputs：全局输入，参考数据手册Table32-2；共128组输入信号可供选择；
Local Inputs：本地输入，参考数据手册Table32-3；共64组输入信号可供选择；
CLB_INPUT_FILTER.SYNC：输入同步选择
CLB_INPUT_FILTER_FIN：输入滤波选择：不选择，上升沿，下降沿，边沿
CLB_IN_MUX_SEL_0：GPREG选择（双核应用）
CLB_INPUT_FILTER：流水线输入选择

1.2 CLB输出

CLB