- 博客(1)
- 资源 (1)
- 收藏
- 关注
原创 基于Spartan-6的DDR3 IP核应用
*一、MCB模块介绍 大多数的Spartan-6器件(除了-3N速度等级的)包含有专用的存储器控制器模块(简称MCB),每个模块可以控制单芯片的DRAM(包括DDR、DDR2、DDR3或者LPDDR),支持800Mb/s的访问速率。每个芯片最多有四个MCB,分布于芯片左右两边的BANK,每个BANK一个,可以通过FPGA Editor查看,如图1中红色小方块即MCB模块。 图1 MCB位...
2018-08-24 15:00:01 6760 5
HDCP 2.3 on DisplayPort Comppliace Test Specification Mar 19.pdf
DP端HDCP2.3 CTS测试说明文档,版本1.1
2022-11-15
基于spartan6 FPGA的DDR3 IP核应用
基于spartan6系列xc6slx75t芯片的DDR3 IP核验证程序,自己编写用户端口部分逻辑代码,产生递增数写1G DDR3芯片全地址空间,并回读比较。
2018-08-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人