DDR等长，到底长度差多少叫等长？

于 2024-07-28 23:17:45 发布
阅读量109 收藏 3
点赞数 6
文章标签： 笔记 单片机 嵌入式硬件 开源 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zjb6668/article/details/140757647
版权
honey ball
关注
  • 6
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
简单讲讲为什么高速PCB需要等长布线
08-15
例如，TMDS信号中，尽管对数据间的skew容忍度较高，但仍需保证差分对内的等长，以确保信号质量。 在低速信号处理中，由于其建立和保持时间窗口较大，一般不需要严格进行等长布线。即使布线长度存在较大的差异，也...
Allegro线宽、间距、等长、差分规则设置
02-26
在Allegro中，走线长度的设置对于实现等长布线和差分对等长尤为重要，以保持信号的同步性和减少电磁干扰。 **1）差分线等长设置** 差分对等长设置是通过确保一对差分线具有相同的长度来实现的。这通常用于高速数字...
DDR等布线/走线需要等长的原因
LUOHUATINGYUSHENG的博客
06-18 1万+
DDR等 布线/走线需要等长的原因 DDR所最遵守的规范为JEDEC相关的技术标准，如下所示：例如DDR的JEDEC对应的标准为JESD79E；该标准规定了相对应版本DDR需要的一些技术标准，使得各个半导体厂商遵从该标准进而开发DDR产品。 JEDEC标准与DDR版本： DDR与控制器之间的连接 DDR与控制器实际连接： DDR实际上我们注意的一些参数，而改参数的指标受到以下指标的影响： 1...
DDR2信号分类及等长设计
ddbiaobiao的博客
11-29 5758
忽略电源,地网络. DDR2可以分为以下三类: 1,差分时钟信号:CLK_N,CLK_P 2,数据线DQ0~DQ15,数据掩码信号DQM0,DQM1,数据选通信号DQS*_N,DQS*_P 3,地址线/控制线:除数据,时钟外的其他信号,如A0~A12,WE,CS,BA0~2,CKE等等 可以设置为以下几个class规则: 1,DATA_L_BUS：Q0~DQ7,
什么信号需要绕等长？（网口信号，PCIE信号，DDR信号，LVDS信号）
热门推荐
专治PCB疑难杂症—杨老师的博客
01-01 2万+
来自专治PCB疑难杂症总群（添加杨医生微信号：johnnyyang206可入群讨论）微友的疑难杂症：关于PCB设计时，如何确定信号bus是否需要等长处理？另外Tr,Td对于等长有什么影响？   袁医生从骨髓里来分析下到底你说的这组不知道什么bus的bus需不需要绕长。从以下三个方面分析：1，为什么要绕等长？2,常见的哪些信号需要绕等长？3。如何预估等长要求的长度？   首先我们来了解下绕等...
DDR等长布线
LUOHUATINGYUSHENG的博客
05-20 2405
DDR等 布线/走线需要等长的原因DDR所最遵守的规范为JEDEC相关的技术标准，如下所示：例如DDR的JEDEC对应的标准为JESD79E；该标准规定了相对应版本DDR需要的一些技术标准，使得各个半导体厂商遵从该标准进而开发DDR产品。 JEDEC标准与DDR版本 DDR与控制器之间的连接 DDR与控制器实际连接 源端-传输线...
Altium Designer设计中实现DDR2的等长布线方法
GJZGRB的博客
04-25 506
拿 ADDRESS 信号来讲，第一层含义要求从 SOC 的某一个 ADDRESS 的 pad 到每一块儿 DDR/DDRII SDRAM 对应的 pad 之间的长度要相等 （ A+B =A+C ） ， 第二层含义要求 SOC 的所有 ADDRESS 的 pad 到对应 DDR/DDRII SDRAM 的 pad 之间的长度要相等（所有的 A+B = 所有的 A+C ）。Altium Designer 软件中有焊盘到焊盘的检测功能 From-To Editor，测看焊盘到焊盘的线长还是很方便的。
altium ddr3设计学习DDR3选型datasheet手册DDR3-fly-by拓扑设计布线规则DDR等长走线等资料
04-22
4. 等长走线：等长走线是DDR3设计中的一大挑战，确保所有与数据总线相关的信号线长度相同，以保证数据的同步传输。Altium Designer-DDR分支等长设置方法.pdf详细阐述了在Altium Designer中如何进行等长调整，包括...
AltiumDDRII的等长布线整理
12-31
在电子设计领域，尤其是高速数字系统中，等长布线是一项至关重要的任务，尤其是在涉及到DDR (Double Data Rate) 或者DDRII SDRAM (Double Data Rate Second Generation Synchronous Dynamic Random-Access Memory) ...
互连时序模型与布线长度的分析
07-22
通过对高速数字电路中互连时序模型与布线长度的深入分析，我们认识到时序问题的解决不仅仅依赖于简单的等长布线策略。正确的做法应该是结合实际情况，综合考虑各种因素，包括但不限于建立时间、保持时间、信号抖动等...
deepseek-vl 论文阅读笔记
samoyan的博客,记录技术成长~
07-22 1226
我们的语言模型基于DeepSeek LLM（DeepSeek-AI，2024），其微设计大体遵循LLaMA（Touvron等，2023a,b）的设计，采用带有RMSNorm（Zhang和Sennrich，2019）函数的Pre-Norm结构，并使用SwiGLU（Shazeer，2020）作为前馈网络（FFN）的激活函数，中间层维度为8/3模型维度。此外，我们引入了一种新的“模态预热”策略。为了促进创新并支持广泛的应用需求，我们公开了两个版本的模型，分别为1.3B和7B，以满足不同计算能力的需求。
vite5+vue3开发阅读APP实战笔记20240725
Python私教
07-25 397
修改src/page/home/index.vue，使用组件和API。注意，这里无论是组件还是API，都不需要我们手动引入，我们配置了自动导入以后，vite会帮我们自动导入。创建 src/page/home/index.vue。修改 vite.config.js。修改vite.config.js。修改 src/main.js。修改src/App.vue。
Golang学习笔记20240725，Go语言基础语法
最新发布
Python私教
07-25 532
如果我们在遍历的时候，不想要key或者value，也可以用下划线替代，下划线叫做匿名变量。go语言里面的switch语句每个case天生就是独立的，不需要加break。指针可以直接对内存地址进行操作。使用*表示指针，使用&取地址。切片在go语言里面非常常用，因为其有动态扩展的特性。运行方式3：goland右键运行。使用加号可以对字符串进行拼接。
学习笔记-系统框图传递函数公式推导
weixin_45875994的博客
07-24 800
输出C(s)是前向路径（通过G(s)）的输出与反馈路径（通过H(s)）的输出之差（在负反馈系统中）。因此，我们可以写出以下关系式：这里，G(s)R(s)是前向路径的输出，而G(s)H(s)C(s)是反馈路径的输出（注意，反馈路径的输出先经过H(s)，再与前向路径的输出相减）。
谷粒商城实战笔记-50-51-商品分类的删除
epitomizelu的专栏
07-23 562
这两节的内容是开发商品分类的删除功能。
Typora笔记上传到CSDN
m0_48362854的博客
07-25 532
我花了一个小时弄这个 找了很多csdn的笔记 都弄完感觉最方便的还是直接在csdn上写（因为有的之前不是用的阿里云oss 而是gitee 免费仓库 但是好像后来不能使用了 就会导致你上传的笔记图片不显示 很麻烦 使用阿里云或者腾讯云的话 需要花钱 虽然两块钱用一年 但是感觉也是很麻烦 不如直接在网页上写写算了 当然如果笔记图片很多的 还是建议配置一下 ）参考这个配置完阿里云oss 没什么问题 但是PicGo也是参考他的 因为版本是旧的 可以点击我下边的官方链接下载。图片的链接是本地的 当然没法显示。
从零开始学Java（超详细韩顺平老师笔记梳理）08——面向对象编程中级（上）IDEA常用快捷键、包、封装、继承
apple_68589597的博客
07-23 997
本篇文章是韩顺平老师课程P264-P296（第8章：面向对象编程中级）上半部分重点内容的详细总结，包括IDEA常用快捷键与模板、包的使用与规范、访问修饰符、封装（重点）、继承（重点）
SAP PP学习笔记31 - 计划运行的步骤2 - Scheduling(日程计算)，BOM Explosion(BOM展开）
shi_ly的专栏
07-24 773
本章主要讲Scheduling(日程计算),其中包括 外部调达中的调度，生产订单中的调度，修改需求日期(其实就是在物料中增加安全时间和BOM中的提前期偏置量)。另外还讲了BOM展开的内容，详细讲了BOM选择的各种方法，除了按数量选BOM之外，还有其他比如 按日期，按生产版本等，而其中按日期又分为按订单开始日期，订单终了日期等，越趋复杂。
InternLM学习笔记
haveanybody的博客
07-24 228
【代码】InternLM学习笔记。
ddr4的总长度有要求吗
07-14
### 回答1： DDR4的总长度是有一定要求的。在DDR4规范中，总线长度是尤为重要的因素之一。总线长度指的是主板上连入内存插槽的数据传输路径的长度。过长的总线长度会引起信号传输的延迟和信号损失，从而影响数据的可靠性和速度。 根据DDR4规范，理论上最大的总线长度为0.5英寸（12.7毫米），这是为了在1.2V的电压下保证信号传输的稳定性。总线长度的要求还与内存的频率有关。较高频率的DDR4内存通常需要更短的总线长度来保证信号质量。 此外，总线长度还会因不同内存通道的布局和拓扑结构而有所不同。例如，双通道配置和四通道配置的总线长度要求可能会略有不同。 总的来说，DDR4的总线长度是有一定要求的，其最大长度受到了规范和电压等因素的限制。在实际应用中，我们需要根据规范要求，以及主板和内存的兼容性来选择适当的总线长度，以确保数据传输的稳定性和性能。 ### 回答2： DDR4内存模块的总长度确实有一定要求。DDR4内存总长度实际上由模块的芯片布局和DDR4规范所规定。在DDR4规范中，规定了内存模块总长度应为133.35毫米（5.25英寸）。 这个总长度的要求是为了确保DDR4内存模块能够正确地插入并与计算机的内存插槽对齐。如果内存模块的总长度超过规定的长度，它可能无法完全插入插槽中，导致接触不良并可能无法正常工作。另一方面，如果内存模块的总长度小于规定的长度，它可能无法与内存插槽对齐，也无法正确连接到计算机系统。 此外，DDR4内存模块的总长度还受到物理限制。计算机主板的内存插槽布局和设计要求，以及计算机机箱的尺寸和限制，都可能对DDR4内存模块的总长度产生影响。因此，在选择DDR4内存模块时，我们需要确保其总长度符合规范，并与计算机硬件实际情况相匹配。 总的来说，DDR4内存模块的总长度确实有一定要求，通过遵守规范和注意物理限制，我们能够选择合适的DDR4内存模块，并确保其能够正确地与计算机系统兼容和连接。 ### 回答3： DDR4内存模块的总长度是有一定要求的。根据JEDEC（电子工业联合会公布的一系列标准）所规定的DDR4标准，内存模块的总长度应为133.35mm（5.25英寸）左右。这个长度包括了所有内存模块的物理尺寸。而实际上，DDR4内存模块的长度会有一定的浮动范围，一般在133.35mm左右波动。 保持DDR4内存模块总长度标准的原因是为了确保其在安装进计算机主板的插槽时能够正确地对齐和插入。这样可以确保电子信号的准确传输和最佳性能。另外，DDR4内存模块的总长度还在一定程度上限制了其在小尺寸设备中的使用，如便携式电脑或超级薄型笔记本电脑。 总的来说，DDR4内存模块的总长度是有一定要求的，通常是133.35mm左右。这个长度要符合JEDEC标准，以确保内存模块能够在计算机主板中正确插入，同时保持电子信号传输的稳定性和性能。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值