FPGA接口与协议
分享
扫一扫
文章平均质量分 94
本专栏主要是各类FPGA接口的介绍与使用，包括详尽的接口理论分析、综合工具的使用和工程实战讲解。
UART、IIC、SPI、1-Wire、SDRAM、DDR3、Aurora、SRIO、LVDS、以太网、AXI4、GTx、PCIE等等。文末放出所使用的工程文件地址。
超级会员免费看
孤独的单刀
一个专注FPGA领域的博主，每周一、周五不定期更新。
展开
-
《FPGA接口与协议》专栏的说明与导航
《FPGA接口与协议》专栏的说明与导航（建议阅读）。原创 2023-09-07 00:42:18 · 164636 阅读 · 111 评论
-
FPGA实现IIC接口（1）--什么是IIC接口？
通过本文您会学到：什么是IIC接口？原创 2021-10-12 12:34:22 · 14646 阅读 · 16 评论 -
FPGA实现IIC接口（2）--IIC接口芯片的实际使用
通过本文您会学到：如何用EEPROM来实现IIC接口。原创 2021-10-15 23:19:38 · 41779 阅读 · 488 评论 -
FPGA实现串口（UART）
通过本文您会学到：1、什么是UART？2、如何用FPGA实现它？原创 2021-03-10 00:26:32 · 272603 阅读 · 220 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（11）--详解GTX的示例工程
详解Xilinx FPGA高速串行收发器GTX/GTP（11）--详解GTX的示例工程原创 2024-08-13 08:46:23 · 1710 阅读 · 4 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（10）--GTX IP核的生成
详解Xilinx FPGA高速串行收发器GTX/GTP（10）--GTX IP核的生成原创 2024-08-13 08:46:20 · 1230 阅读 · 0 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（9）--TX/RX通道
详解Xilinx FPGA高速串行收发器GTX/GTP（9）--TX/RX通道转载 2024-08-12 08:41:33 · 1981 阅读 · 1 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（8）--Byte and Word Alignment（对齐）
详解Xilinx FPGA高速串行收发器GTX/GTP（8）--Byte and Word Alignment（对齐）原创 2024-08-12 08:39:27 · 1053 阅读 · 2 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（7）--IBERT IP核的使用
详解Xilinx FPGA高速串行收发器GTX/GTP（7）--IBERT IP核的使用原创 2024-08-11 10:30:58 · 1676 阅读 · 0 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（6）--Pattern Generator/Pattern Checker
详解Xilinx FPGA高速串行收发器GTX/GTP（6）--Pattern Generator/Pattern Checker原创 2024-08-11 10:30:55 · 968 阅读 · 0 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（5）--详解8B10B编解码
详解Xilinx FPGA高速串行收发器GTX/GTP（5）--详解8B10B编解码原创 2024-08-08 10:12:25 · 2729 阅读 · 1 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（4）--TX/RX接口的数据位宽和时钟设计
详解Xilinx FPGA高速串行收发器GTX/GTP（4）--TX/RX接口的数据位宽和时钟设计原创 2024-08-08 10:10:16 · 1921 阅读 · 1 评论 -
Xilinx DDR3 MIG IP核设计（2）--IP核的这几个时钟到底如何设计？
IP核的这几个时钟到底如何设计？原创 2024-08-06 10:10:07 · 2248 阅读 · 0 评论 -
FPGA设计之跨时钟域（CDC）设计篇（5）----同步FIFO的两种设计方法（计数器法/高位扩展法 | 手撕代码）
FPGA设计之跨时钟域（CDC）设计篇（5）----同步FIFO的两种设计方法（计数器法/高位扩展法 | 手撕代码）原创 2024-08-05 13:24:32 · 2639 阅读 · 1 评论 -
FPGA设计之跨时钟域（CDC）设计篇（4）----多bit信号的跨时钟域（CDC）处理方法（手撕代码）
FPGA设计之跨时钟域（CDC）设计篇（4）----多bit信号的跨时钟域（CDC）处理方法（手撕代码）原创 2024-08-05 13:24:28 · 1799 阅读 · 0 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（3）--GTX的时钟架构
详解Xilinx FPGA高速串行收发器GTX/GTP（3）--GTX的时钟架构原创 2024-08-04 10:48:28 · 2520 阅读 · 5 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（2）--什么是GTX？
详解Xilinx FPGA高速串行收发器GTX/GTP（2）--什么是GTX？原创 2024-08-03 10:02:40 · 3957 阅读 · 6 评论 -
详解Xilinx FPGA高速串行收发器GTX/GTP（1）--SerDes和GTX的关系
详解Xilinx FPGA高速串行收发器GTX/GTP（1）--SerDes和GTX的关系原创 2024-08-03 10:02:37 · 2631 阅读 · 0 评论 -
基于FPGA的以太网设计（4）----详解PHY的使用（以YT8531为例）
基于FPGA的以太网设计（4）----详解PHY的使用（以YT8531为例）原创 2024-08-01 08:59:16 · 3572 阅读 · 6 评论 -
FPGA实现LVDS接口（5）--ODELAYE2原语的介绍及使用（仿真/源码）
FPGA实现LVDS接口（5）--ODELAYE2原语的介绍及使用（仿真/源码）原创 2024-07-31 10:46:47 · 1618 阅读 · 1 评论 -
FPGA实现LVDS接口（4）--IDELAYE2原语和IDELAYCTRL原语的介绍及使用（仿真/源码）
FPGA实现LVDS接口（4）--IDELAY原语和IDELAYCTRL原语的介绍及使用（仿真/源码）原创 2024-07-29 09:17:27 · 2842 阅读 · 2 评论 -
FPGA实现LVDS接口（3）--ODDR原语的介绍及使用（仿真/源码）
FPGA实现LVDS接口（3）--ODDR原语的介绍及使用（仿真/源码）原创 2024-07-28 10:36:45 · 6596 阅读 · 0 评论 -
FPGA实现LVDS接口（2）--IDDR原语的介绍及使用（仿真/源码）
FPGA实现LVDS接口（2）--IDDR原语的介绍及使用（仿真/源码）原创 2024-07-28 10:27:15 · 6768 阅读 · 0 评论 -
基于FPGA的以太网设计（3）----详解各类xMII接口
基于FPGA的以太网设计（3）----详解xMII接口原创 2024-07-23 13:42:44 · 9894 阅读 · 2 评论 -
基于FPGA的以太网设计（2）----以太网的硬件架构（MAC+PHY）
基于FPGA的以太网设计（2）----以太网的硬件架构（MAC+PHY）原创 2024-07-22 09:44:44 · 15868 阅读 · 2 评论 -
FPGA设计之跨时钟域（CDC）设计篇（3）----单bit信号的跨时钟域（CDC）处理方法（手撕代码）
单bit信号的跨时钟域（CDC）处理方法（手撕代码）原创 2024-07-19 15:05:56 · 14820 阅读 · 3 评论 -
FPGA设计之跨时钟域（CDC）设计篇（2）----如何科学地设计复位信号？
如何科学地设计复位信号？原创 2024-07-10 10:36:25 · 14324 阅读 · 0 评论 -
FPGA设计之跨时钟域（CDC）设计篇（1）----亚稳态到底是什么？
亚稳态到底是什么？原创 2024-07-10 10:15:58 · 14627 阅读 · 0 评论 -
基于FPGA的以太网设计（1）----大白话解释什么是以太网
基于FPGA的千兆以太网设计（1）----大白话解释什么是以太网原创 2024-07-09 09:31:45 · 2734 阅读 · 2 评论 -
FPGA实现串口的任意字节数接收
基于FPGA的任意字节数（单字节、多字节）的串口（UART）接收，真的不来看看吗？原创 2022-08-08 16:43:07 · 9554 阅读 · 91 评论 -
FPGA实现串口的任意字节数发送
基于FPGA的任意字节数（单字节、多字节）的串口（UART）发送，真的不来看看吗？原创 2022-08-01 07:45:00 · 11345 阅读 · 45 评论 -
SDRAM调试经验（2）--写入的数据为什么会被覆盖掉?
通过本文您会学到：如何解决一个SDRAM的调试BUG。原创 2022-07-14 09:34:42 · 2993 阅读 · 7 评论 -
FPGA实现Aurora 8B/10B接口（5）--官方例程学习（Framing接口）
通过本文您会学到：1、了解Aurora 8B/10B接口的Framing接口时序；2、了解Framing接口的RTL组成；3、对Framing接口的官方例程的解析。原创 2022-07-01 08:54:47 · 6589 阅读 · 106 评论 -
FPGA实现Aurora 8B/10B接口（4）--官方例程学习（Streaming接口）
通过本文您会学到：1、了解Aurora 8B/10B IP核（Streaming接口）的定制；2、了解Aurora 8B/10B IP核的官方例程。原创 2022-04-14 01:27:16 · 6841 阅读 · 14 评论 -
Xilinx SRIO IP核的使用（1）----RapidIO协议概述
本文可能帮助您：了解SRIO协议。转载 2022-04-12 09:58:17 · 3557 阅读 · 0 评论 -
FPGA实现Aurora 8B/10B接口（1）--什么是Aurora 8B/10B协议？
通过本文您会学到：：什么是Xilinx 的Aurora 8B/10B协议。原创 2022-03-25 00:23:07 · 14986 阅读 · 10 评论 -
FPGA实现Aurora 8B/10B接口（3）--时钟、复位与状态指示
通过本文您会学到：熟悉Aurora 8B/10B IP核的内部结构（时钟、复位与指示）。原创 2022-01-12 23:45:17 · 9479 阅读 · 8 评论 -
FPGA实现Aurora 8B/10B接口（2）--数据接口
通过本文您会学到：1、了解Xilinx Aurora 8B/10B IP核的框架；2、熟悉Aurora 8B/10B IP核的内部结构（数据接口）。原创 2022-01-11 01:41:57 · 17226 阅读 · 13 评论 -
FPGA实现Aurora 8B/10B接口--汇总导航
1天上手Aurora 8B/10B IP核（一）----汇总篇原创 2022-01-11 01:40:35 · 7686 阅读 · 8 评论 -
Xilinx DDR3 MIG IP核设计（5）--把MIG IP核的Native接口打包成FIFO（下）
这篇文章会帮助您：学会如何将Xilinx MIG IP核封装成一个简单易用的类似FIFO的接口。原创 2021-12-14 21:53:25 · 12604 阅读 · 201 评论