zlxiaoshanying的博客

系统函数 显示 $display $strobe $monitor 仿真控制 $finish $stop 时间($time) 文件操作 $open $fdisplay $fwrite 预编译语句 其他仿真语句 initial fork-join wait force、release deassign 1.概述 对Verilog中用于验证的常用函数进行总结，方便以后使用。 2.系统函数 系统任务和系统函数的名字都是用字符"$"开头。 2.1 显示 $display 用于.

概述 循环语句介绍

概述 task使用 function使用

概述 模块定义 模块调用 Questasim仿真 1.概述 Verilog中通过使用parameter可以在调用模块时修改模块里面的常数参数，提高模块的复用性，类似C语言中函数的形参，在模块调用时将参数传入模块。 2.模块定义 以简单的2选一电路为例，通过parameter配置输入参数的位宽进行说明: 2.1模块内定义 通过parameter配置输入位宽，默认为2bit： module Mux2_1(in1,in2,sel,out); parameter WIDTH=2; input[WIDTH:1] .