【5】基础语法篇 - VL5 位拆分与运算

这篇博客记录了在VL5位拆分与运算中遇到的错误,包括语法错误、数据类型匹配问题、模块内部时序逻辑的忽视以及输入信号位数的错误。作者通过错误摸索,了解到在Verilog中应根据平台提供的代码框架确定数据类型,并在使用case语句或三目运算符时注意信号类型。同时,强调了时序逻辑在模块设计中的重要性。
摘要由CSDN通过智能技术生成

VL5 位拆分与运算

1 自己犯的错误

(1)语法错误

在begin end块 后面加了" ; "

 case(sel)
            2'b00: begin validout<=0; out<=0; end;
            2'b01: begin validout<=1; out
  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值