【29】Verilog进阶 - 计数器

VL50 简易秒表

一把过，爽！！

1 代码

`timescale 1ns/1ns

module count_module(
	input clk,
	input rst_n,

    output reg [5:0]second,
    output reg [5:0]minute
	)