vitis 2022.2 Can‘t read “map“: no such variable 解决方法

已于 2024-09-04 15:02:33 修改
阅读量176 收藏
点赞数 3
分类专栏： FPGA开发 文章标签： fpga开发
于 2024-09-04 14:55:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zuojinjingand/article/details/141893933
版权

官方解释 已经发现这一bug，将在下一版本修正。

如果不想升级版本，可下载附件补丁（共享链接在文末，若链接失效可留言），压缩包内有官方提供的使用方法（其实就是解压覆盖到vitis目录下）。

压缩包内文件截图如下

覆盖到vitis安装目录下（每个人安装位置可能不同）

通过百度网盘分享的文件：xsct_2022_2_patch_无薪码师.zip
链接：https://pan.baidu.com/s/1kEc7YhyQyVYZwtd4sMbr0A?pwd=df7z 
提取码：df7z

无薪码师
关注
专栏目录
vitis2022.2裸机搭建和配置qspi flash启动固化
wangjie36的博客
04-07 2055
SD卡启动：直接复制路径下的BOOT.BIN文件并且放到SD卡中，之后插入开发板，设置SD卡模式启动(核心板上模式开关全部设置OFF OFF)，接上串口看打印。添加3个文件，顺序必须是fsbl.elf system_wrapper.bit uart_app.elf，之后单击Create Image。制作BOOT.BIN还有一个方式与sdk软件一样，右击需要制作BOOT.BIN文件的SDK APP工程。第二种编译方法，右击编译可以产生 elf 文件，和 BOOT.BIN文件，但是时间较长一些。
xilinx vitis资源库
08-10
包含线性代数，稀疏矩阵加速，图像处理等功能。可用于vitis HLS硬件以及vitis软件，亲测可用。
Xilinx Vitis运行报错：2022.2 Vitis: ERROR : Can‘t read “map“: no such variable
m0_64636251的博客
09-17 1205
将附上的patch压缩包解压到F:\001vivado\vivado2022\Vitis\2022.2\scripts"（scripts文件夹所在地址），再重启vitis即可解决。这是Vitis 2022.2中已知的问题。它将在工具的下一个版本中修复。要解决此问题,可以使用附在本文后上的修补程序。
解决Xilinx Vitis 2022.2 运行错误：无法读取“map”问题
gitblog_09702的博客
09-06 417
解决Xilinx Vitis 2022.2 运行错误：无法读取“map”问题 patch.zip项目地址:https://gitcode.com/open-source-toolkit/e3032 在使用Xilinx Vitis 2022.2进行硬件加速应用开发时，一些开发者可能会遇到如下错误信息： Vitis: ERROR : Can't read "map": no su...
Can‘t read “map“: no such variable
Captain_Rogers的博客
07-21 1662
调试versal时发现的，当下载程序失败时，再次下载就提示“Can’t read “map”: no such variable”感觉错误弹窗特别快，很明显并没有真正的去链接目标，解决办法：根据官方描述，是一个已知的BUG，安装一个补丁就好了，将解压文件替换重启vitis，但这并不能解决我的问题，可能我这个芯片就是下载不进去吧。
Error while launching program: can‘t read “map“: no such variablecan‘t read “map“: no such variabl
weixin_48437318的博客
04-16 746
使用vitis2022.2版本进行sdk的开发出现了这个错误。下载安装包，并解压在这个位置，替换原来的即可恢复正常。
Xilinx Vitis运行报错：2022.2 Vitis: ERROR : Can't read "map":
09-17
Xilinx Vitis运行报错 2022.2 Vitis: ERROR : Can't read "map": no such variable when trying to launch application on my target
XILINX VITIS HLS 2021.2例程
05-31
本文将深入探讨Vitis HLS 2021.2的关键特性和使用方法，并结合提供的示例进行解析。 首先，Vitis HLS（High-Level Synthesis）是Xilinx开发的高层次综合工具，它简化了FPGA设计流程，使得软件工程师也能参与到硬件...
xilinx vitis ai使用方法
05-20
### Xilinx Vitis AI 使用方法详解 #### 一、Vitis AI 开发工具包概述 Xilinx Vitis AI 是一个全面的开发环境，专为在Xilinx硬件平台上进行AI推理而设计，支持从边缘设备到Alveo加速卡等多种硬件。Vitis AI 由优化...
vitis2022.2
06-12
Vitis 2022.2是Xilinx公司推出的一款软件开发工具套件，专为加速器和SoC设计而设计，包括FPGA（Field-Programmable Gate Array）和自定义集成电路（ASIC）的开发。Vitis 2022.2提供了全面的硬件设计、软件开发和调试...
使用Modelsim仿真DDR3的example出错
行舟人的博客
04-02 1568
仿真DDR3的example出错，Error:can‘t read "env(XILINX)":no such variable
[Vue warn]: Error in nextTick: “TypeError: Cannot read property ‘map‘ of null“
weixin_43366084的博客
07-30 5886
[Vue warn]: Error in nextTick: "TypeError: Cannot read property 'map' of null"
verilog实现FIR滤波系数生成（阶数，FIR滤波器类型及窗函数可调）
qq_43557686的博客
09-29 1194
verilog实现窗函数法 FIR 滤波器设计，支持低通、高通、带通、带阻，支持多种窗函数选择（矩形窗、Hann、Hamming、Blackman、Tukey等），滤波阶数可调。
时序逻辑-延一拍/打一拍？
qq_38471068的博客
09-30 768
如图 15‑5所示最右边的三根红色的竖线表达的就是这种效果，sys_rst_n被拉低后led_out没有立刻变为0，而是当syc_clk的上升沿到来的时候led_out才复位成功，在复位释放的时候也是相同原因。key_in在复位后的第一个时钟的上升沿来到时拉高，我们可以发现此时led_out并没有在同一时刻也跟着拉高，而在之前的组合逻辑中输出是在输入变化的同一时刻立刻变化的。我们这种分析最后的现象完全契合了延一拍的效果（直观上看到的波形是对齐的，其实我们要取的值是时钟上升沿前一时刻得值）
【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL67
qq_44629558的博客
09-28 542
请用Verilog设计十六进制递增计数器电路，每个时钟周期递增1。电路的接口如下图所示。Q[3:0]中，Q[3]是高位。
阻塞赋值与非阻塞赋值
qq_38471068的博客
09-30 374
前言： 非阻塞赋值也会有延一拍的现象。 阻塞赋值 此时只有out 一个寄存器 仿真图：分析： 首先中间变量in_reg赋值为in前一时刻的值，所以会比输入信号in延迟一拍，而中间变量in_reg和输出信号out却没有延迟一拍的关系了，而是在同一时刻同时变化的，因为我们使用的是阻塞赋值，也就是说只要赋值号右边的表达式的值有变化， 赋值号左边的表达式的值也将立刻变化，所以我们最终看到的结果是中间变量in_reg和输出信号out是同时变化的。 根据上面RTL代码综合出的R
HDLBits中文版，标准参考答案 |3.1.1 Basic Gates | 基本门电路
最新发布
望森FPGA的博客
10-01 1153
HDLBits中文版，标准参考答案 |3.1.1 Basic Gates | 基本门电路
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值