vitis2022.2裸机搭建和配置qspi flash启动固化

已于 2024-06-11 21:53:38 修改
阅读量1.9k 收藏 12
点赞数 1
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发
于 2020-04-07 01:30:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wangjie36/article/details/105355541
版权
本文详细介绍了如何使用Vitis 2022.2 SDK搭建FPGA平台工程，创建并配置QSPI Flash启动。首先通过创建平台项目和应用项目来导入系统封装文件。接着，介绍了两种生成BOOT.BIN的方法，并提供了生成BOOT.BIN的命令行步骤。最后，讲解了将BOOT.BIN烧录到SD卡以及通过JTAG模式配置FPGA进行QSPI Flash启动的流程。
摘要由CSDN通过智能技术生成

一，导入并新建vitis工程

启动 vitis-sdk，设置好路径

单击Create Platform Project创建基于开发平台的工程

写上名字

 添加之前创建的system_wrapper.xsa文件，点打开

点finish

创建完成后 

 创建新工程，file->

了解本专栏 订阅专栏 解锁全文 超级会员免费看
寒听雪落
关注
  • 1
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
订阅专栏
XILINX VITIS HLS 2021.2例程
05-31
本文将深入探讨Vitis HLS 2021.2的关键特性和使用方法，并结合提供的示例进行解析。 首先，Vitis HLS（High-Level Synthesis）是Xilinx开发的高层次综合工具，它简化了FPGA设计流程，使得软件工程师也能参与到硬件...
【Verilog】valid-ready双向握手机制 ——很绕但是很有意思
GalaxyerKw的博客
10-25 6109
valid-ready双向握手机制。
verilog 基本语法 ｛｝大括号的使用
kebu12345678的博客
03-22 2万+
｛｝的基本使用是两个，一个是拼接，一个是复制，下面列举了几种常见用法。 基本用法 { }表示拼接，{第一位，第二位…}； {{ }}表示复制，{4{a}}等同于{a,a,a,a}； 所以{13{1‘b1}}就表示将13个1拼接起来，即13’b1111111111111。 拼接语法详解 即把某些倍号的某些位详细地列出来，中间用逗号分开，最后用大括号括起来表示一个整体信号，例如： ｛a, b[3:0], c, 3'b100｝ 1 也可以写成为： ｛a, b[3],b[2], b[1],b[0],c, 1'
FPGA设计Verilog基础之Verilog的运算符
SteveRocket's-Blog
06-27 4410
Verilog是一种硬件描述语言，支持多种运算符，包括算术运算符、比较（关系）运算符、逻辑运算符、条件运算符、位运算符、移位运算符、拼接运算符和其他一些运算符。在进行Verilog开发时，需要熟悉各种运算符的作用和使用方法，以及运算符的优先级。 在前面的文章中已经介绍了一百多个Verilog关键字的特性和使用的总结，详情请参考文末的推荐阅读。
Verilog编程技巧之(括号)、[中括号]、{大括号}用法（对比matlab）
HongkeFPGA的博客
09-07 1万+
简述 在初步接触到Verilog的括号时经常会将其和matlab矩阵的各种(括号)、[中括号]、{大括号}搞混。 Verilog中括号的应用 Verilog语言中，除去这些括号在计算优先级中的作用（一般也只会用到小括号加优先级）。 (括号)主要用于函数模块传参，例如自定义函数 fuc_name后面括号内定义的input、output，或者一些if、always语句后面括号内添加判定信息（其实也就是函数传参）。 [中括号]用于位数声明，例如定义reg信号的位数，或者调用某信号的位数： reg [7:0]
Verilog学习记录2——Verilog中[ ]的用法和{ }的用法
景墨轩
12-11 7672
Verilog中[ ]和 { }的用法
FPGA MPSoC_XCZU2CG实现QSPI Flash读写数据（VITIS实现）.zip
04-26
在本文中，我们将深入探讨如何使用Xilinx的FPGA MPSoC系列，特别是XCZU2CG、XCZU2EG和XCZU4EV器件，通过VITIS平台实现对QSPI Flash的读写操作。VITIS是Xilinx推出的一套全面的软件开发工具，它将硬件和软件开发环境...
FPGA MPSoC_XCZU2EG实现QSPI Flash读写数据（VITIS实现）.zip
04-26
在本项目中，我们关注的是如何使用FPGA（Field Programmable Gate Array）MPSoC（多核系统级芯片）XCZU2EG实现对QSPI（Quad Serial Peripheral Interface）Flash的读写操作，该实现是基于Xilinx的VITIS（Versal ...
Xilinx Vitis运行报错：2022.2 Vitis: ERROR : Can't read "map":
09-17
Xilinx Vitis运行报错 2022.2 Vitis: ERROR : Can't read "map": no such variable when trying to launch application on my target
FPGA MPSoC_XCZU2EG基于UDP协议的远程更新QSPI Flash实验（VITIS实现）.zip
04-26
特别是Xilinx的XCZU2EG型号，结合VITIS（Xilinx的统一软件平台）来实现基于UDP（用户数据报协议）的远程更新QSPI（Quad Serial Peripheral Interface）Flash的方案。该实验同时也适用于XCZU2CG和XCZU4EV等其他Xilinx...
verilog小技巧笔记
jerwey的博客
04-21 2172
很多用法用过也容易忘记，以后在这里记录： Verilog里div_cnt == {16{1’b1}}是啥意思：16个1赋值给div_cnt
Verilog基础语法（3）之运算符
m0_51965113的博客
04-30 7529
从上面的例子可以看出这两种不同运算符的优先级别。在Verilog HDL中有两种移位运算符：<< (左移位运算符) 和 >>(右移位运算符)。其使用方法如下：a>>n或a<<n，a是操作数，n表示移动几位，这两种移位运算都用0填补移出的空位。此外，移位运算符也可理解为乘除法，<< (左移位运算符) 可以理解为乘法， >>(右移位运算符)可理解为除法，如左移一位相当于乘2，右移一位相当于除2；关系运算符的优先级别低于算术运算符的优先级别。逻辑运算符中"&&“和”||“的优先级别低于关系运算符,”!
【Xilinx】开发环境（七）- vitis开发环境-开发工程构建
顶级小学生
04-06 3335
Xilinx开发，ARM开发，嵌入式，Linux开发
ZYNQ-Vitis（SDK）裸机开发之（一）串口收发使用：PS串口+PL串口、多个串口使用方法
qq_38584212的博客
04-09 2953
一些注意事项：PS和PL串口同时使用时，PL串口配置的中断优先级不能小于等于0xA0（即数值不能大于等于0xA0），目前代码中配置的PL串口中断优先级为0x98，如果数值大于等于0xA0时，单独使用PL串口收发没有问题，一旦使用了一次PS串口的收发，PL串口收发功能就失效了，具体原因我也不太清楚，还没深究，大家知道的话可以评论区说下~实例化PS、PL串口结构体对象，并新建数组，存放实例化后的对象指针，方便后续使用操作，这样后面的串口初始化配置等操作，只需要传入对应串口号即可操作响应的串口结构体；
verilog 基本语法 ｛｝大括号的使用-基础小知识（五）
热门推荐
Paul 安的博客
09-24 2万+
｛｝的基本使用是两个，一个是拼接，一个是复制，下面列举了几种常见用法。
Verilog语法-拼接｛｝和复制｛｛｝｝运算符
liuchj的博客
10-18 1438
拼接运算把大括号中的两个或两个以上信号或数值用逗号分隔的小表达式拼接在一起，大括号括起来表示是一个整体的信号。复制预算符将一个表达式放在括号的最内层中，复制因子放在第一层括号中，该运算符可以快速的复制一个常量或者变量。在实际应用中两者可以互相嵌套，以达到快速得到新表达式，减少了编程的繁琐。拼接和复制运算符常用在需要进行按位拼接进行赋值的场景。二、复制-{ {}}三、拼接和复制的嵌套。
【fpga里Verilog语言的小知识点】
qq_40886448的博客
04-17 1716
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 目录前言总结 前言 记录一下学习fpga里Verilog语言的小知识点，持续更新。 提示：以下是本篇文章正文内容 1、A = B ? C : D 是一个条件运算符，含义是如果 B 为 TRUE 则把 C 连线 A,否则把 D 连线 A。B 通常是个条件判断，用小括弧括起： assign C1_Clk = (C1==25’d24999999) ? 1 : 0 ; 2.“｛｝”在 Verilog 中表示拼接符，{a,b}这个的含义是将括号.
vitis2022.2
最新发布
06-12
Vitis 2022.2是Xilinx公司推出的一款软件开发工具套件，专为加速器和SoC设计而设计，包括FPGA（Field-Programmable Gate Array）和自定义集成电路（ASIC）的开发。Vitis 2022.2提供了全面的硬件设计、软件开发和调试环境，旨在简化从原型设计到量产的过程。 主要特性可能包括： 1. **高性能编译器和分析工具**：支持高级语言如VHDL和Verilog，以及Python等，提供性能优化的编译器和调试工具，帮助用户更快地开发和测试设计。 2. **硬件加速**：针对机器学习、视频处理、数据中心应用等热点领域，Vitis提供了预集成的加速器IP库和框架，如用于深度学习的Deep Neural Network (DNN) IP。 3. **软件流水线**：支持软件流水线开发，通过System Generator可以将C/C++代码生成硬件IP，加速系统级设计。 4. **AI加速**：对于AI开发者，Vitis AI提供了优化的库和工具，如TensorFlow Lite for FPGA，使得在FPGA上运行AI模型变得更加简单。 5. **集成的IP库**：包含丰富的IP核心，如逻辑运算、数据处理单元、通信接口等，可快速构建和验证设计。 6. **开放源码**：Vitis 2022.2继承了开源文化，许多组件基于开源项目，如OpenCL、Petalinux等。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值