数字逻辑电路基础-组合逻辑电路之4位加减法器

本文介绍了如何基于补码表示实现4位加减法器,详细阐述了从1位加法器扩展到4位加法器的过程,并通过Verilog代码展示了设计方法。同时,提到了利用减法控制信号实现加法和减法的切换,最后给出了综合及仿真的结果。
摘要由CSDN通过智能技术生成


一、4位加减法器

本文在上一篇加法器的基础上,更进一步介绍如何实现4位加减法器。

在计算机中如何表示负数呢?通常使用补码方式进行表示,比如-7,它的4位二进制补码为1001,如何得到呢?将7的4位二进制0111,先取反,再加1就可以得到-7的二进制补码1001。1011与0111两者互为补码。

先看一下4位二进制加法器,在1位二进制加法器基础上,我们通过级联,将低位进位接入到高位进位输入,最终形成4位二进制加法器。

4位二进制加法器

有了4位二进制加法器,我们怎么实现减法器呢?比如a-b,我们可以写成:a-b=a+(-b)=a+(~b)+1, ~b表示对b取反,我们只需要通过增加一个减法控制信号sub实现是否对b取反还是保持原值。当sub=1时,b^sub= ~b,当sub=0时, b ^sub=b。

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值