hdlbits系列verilog解答（Popcount3）-57

---

一、问题描述

本节我们写数量计数电路用来计算输入向量中‘1’的个数。下面创建一个计算3位输入向量的‘1’个数。

模块声明
module top_module(
input [2:0] in,
output [1:0] out );

思路分析：
三种方式：
真值表方式，列出输入和输出，化简组合逻辑表达式；
for循环方式，通过for循环对每一位是否为1进行判断，为1则输出+1。
Case选择器方式，通过判断输入给出对应输出。

---

二、verilog源码

module top_module( 
    input [2:0] in