FPGA
文章平均质量分 65
岁岁人如旧
这个作者很懒,什么都没留下…
展开
-
VIVADO ila波形文件保存与导入
本文为CSDN博主「刘小奔儿」的原创文章原文链接:https://blog.csdn.net/qq_42712308/article/details/121243901。转载 2023-10-17 21:26:53 · 1508 阅读 · 0 评论 -
雅可比分解原理
原创 2023-06-19 10:17:47 · 66 阅读 · 0 评论 -
FPGA DD3 IP核接口时序
DDR3 FPGA IP核控制时序转载 2023-06-17 19:51:34 · 198 阅读 · 0 评论 -
Modelsim 波形比较
有备份习惯的人都会在遇到一些问题时,把备份前后的内容进行比较,用以了解改动的地方是否为该问题的导致因素。在仿真上,除了比较仿真激励代码外,直接比较仿真结果也是一种需要。转载 2023-05-08 11:20:32 · 141 阅读 · 0 评论 -
Modelsim远程无法打开异常处理
[报错] Modelsim远程无法打开异常处理转载 2023-05-06 20:26:30 · 302 阅读 · 3 评论 -
Vivado关联Modelsim进行仿真
Vivado关联modelsim仿真转载 2023-05-06 19:43:31 · 1251 阅读 · 2 评论 -
Vivado 版本降级
Vivado版本降级转载 2023-05-06 13:53:26 · 2987 阅读 · 0 评论 -
Verilog中$finish、$stop的使用与区别
finish可以终止仿真,一般用在仿真的结尾处。例如完成某些特定激励的仿真后将仿真终止,防止仿真不停地运行$stop可以暂停仿真,一般用来在某个特定的时间暂定仿真$stop和$finish常用在测试模块的initial模块中,配合时间延迟用来控制仿真的持续时间。转载 2023-04-27 16:28:46 · 2027 阅读 · 0 评论 -
[报错] Modelsim远程无法打开异常处理
在远程桌面打开Modelsim时,我们无法打开,会弹出:Fatal License Error错误,其原因为:在License文件中,没有允许远程访问;所以我们只需要在 Modelsim的license文件中增加允许远程打开即可;技巧:由于该License中有一千多句需要增加 TS_OK, 可以使用文本编辑器,例如:SUBLIME, pycharm等软件,使用替换功能;查找:"$ // 这句话的意思是寻找以"结尾的句子末尾;【问题解决】远程时,软件正常打开。转载 2023-04-25 23:04:06 · 820 阅读 · 1 评论 -
vivado工程源码瘦身
Vivado工程源码大瘦身,使用git进行工程管理转载 2023-04-17 16:07:01 · 580 阅读 · 0 评论 -
【FPGA】:ip核--Divider(除法器)
除法器顾名思义,用来做除法运算。转载 2023-04-17 16:02:53 · 4521 阅读 · 0 评论