32个关于FPGA的学习网站

最新推荐文章于 2024-03-01 09:00:00 发布
最新推荐文章于 2024-03-01 09:00:00 发布
阅读量493 收藏 7
点赞数
文章标签： fpga开发 学习
原文链接：https://blog.csdn.net/wuzhikaidetb/article/details/128937705
版权

版权声明：本文为CSDN博主「孤独的单刀」的原创文章
原文链接：https://blog.csdn.net/wuzhikaidetb/article/details/128937705

语言类学习网站

1、HDLbits

​ 网站地址：https://hdlbits.01xz.net/wiki/Main_Page

​ 在线作答、编译的学习Verilog的网站，题目很多，内容丰富。非常适合Verilog初学者！！！

img

2、牛客网

​ 网站地址：https://www.nowcoder.com/exam/oj?page=1&tab=Verilog%E7%AF%87&topicId=311

​ 类似LeetCode的刷题网站，近来添加了Verilog部分，可以在线仿真出结果，有点类似 HDLbits ，比较适合学生和初学者。

img

3、FPGA Tutorial

​ 网站地址：https://fpgatutorial.com/

​ IC/FPGA开发语言学习网站，非常简单清楚，很适合初学者。

img

4、Chipverify

​ 网站地址：https://www.chipverify.com/

​ IC/FPGA开发语言学习网站，和上一个网站 FPGA Tutorial 差不多，同样写得非常简单清楚，也很适合初学者。

img

5、runoob.com

​ 网站地址：https://www.runoob.com/w3cnote/verilog-tutorial.html

​ 一个中文的Verilog教程网站。

img

综合类学习网站

6、Xilinx官网

​ 官网：https://www.xilinx.com/

​ 中文官网：https://china.xilinx.com/

​ Xilinx的FPGA在目前市场占有最大份额，当你使用它们的芯片时，阅读Xilinx的资料是不可避免的，比如学习开发工具Vivado，各种IP等。同时Xilinx也会提供许多的相关技术的参考解决方案，具备很强的参考性。

img

​

7、Intel官网（Altera芯片）

​ 官网：https://www.intel.com/

​ 中文官网：https://www.intel.cn/

​ Altera已经被Intel收购了，所以官网被合并到了Intel的官网，作为Intel的一个子类产品存在。Altera芯片目前在FPGA市场占据第二市场份额，相关资料的重要性类似Xilinx。

img

8、WORLD OF ASIC

​ 网站地址：http://asic-world.com/

​ 这是一个为ASIC/DIGITAL /FGPA学习者量身打造的网站，在这里你可以学到很多种语言，内容非常丰富。光是学习Verilog，就包括了教程、示例、疑问、工具、推荐书籍、链接和常见问题等部分。

img

9、Fpga4fun.com

​ 网站地址：http://www.fpga4fun.com/

​ 这个网站提供了大量的FPGA实际项目的讲解文章，且都附带了完整的工程文件供免费下载。

img

10、Verilogguide

​ 网站地址：https://verilogguide.readthedocs.io/en/latest/#

​ Verilog和System Verilog语言学习网站，同时添加了一些状态机、TB、简单接口等项目。

img

11、Nandland

​ 网站地址：https://nandland.com/

​ 可以学习FPGA，Verilog和VHDL，基本上每节课都配有视频教程，遗憾的是没有中文字幕。

img

12、FPGA-FAQ

​ 网站地址：http://www.fpga-faq.org/

​ 收集了大量FPGA使用过程中的常见问题，只是这个网站比较老，内容多为多年前整理。

img

13、opencores

​ 网站地址：https://opencores.org/

​ opencores，世界上最大FPGA开源网站，里面有各种经过验证的IP核。

img

14、电子森林

​ 网站地址：https://www.eetree.cn/doc/detail/1018

​ 这个网站根据不同的分类整理了许多的FPGA资源和网站，是个不错的导航型网站。

img

img

15、Openhw

​ 网站地址：https://openhw.org/

​ 一个Xilinx相关内容开源网站，有很多有意思不错的项目。

img

16、Sunburst

​ 网站地址：http://www.sunburst-design.com/

[ ](mailto:cliffc@sunburst-design.com?subject=Request Sunburst Design Training Location)FPGA大佬Cliff Cummings 和他的**Sunburst 公司，**Cliff Cummings本身就是Verilog标准的制定者之一，写了很多非常好的关于FPGA的文章，在这个网站可以下到免费的电子版。

img

17、ZipCPU

​ 网站地址：http://zipcpu.com/

​ 一个国外的FPGA大佬的技术博客，一直在更新，主要是软核CPU和FPGA设计技巧相关内容。

img

论坛类网站

18、Xilinx的官方论坛

​ 网站地址：英文论坛

​ 网站地址：中文论坛

​ 这个论坛还蛮活跃，问题一般都会有Xilinx的工作人员回答。

img

19、Chipdebug

​ 网站地址：https://chipdebug.com/

​ 专门的FPGA论坛，资料蛮丰富，遗憾的是不够活跃而且互动率不高。但这个网站有些工具还比较好用：

img

img

20、电子发烧友论坛

​ 网站地址：https://bbs.elecfans.com/zhuti_fpga_1.html

​ 电子发烧友论坛的FPGA板块，下载资料比较多，但是论坛不活跃，基本上3、4天才有新帖子，回复也很少。

img

21、EETOP易特创芯

​ 网站地址：https://bbs.eetop.cn/forum-68-1.html

​ 准确地讲，这是一个IC论坛，FPGA在里面有一个小版块。这个论坛比较活跃，互动率也高。

img

22、21ic电子网

​ 网站地址：https://bbs.21ic.com/iclist-119-1.html

​ 综合性的电子论坛，FPGA是其中一个子版块。活跃度很差，大多是一些分享资料的。

img

23、EDA365

​ 网站地址：https://www.eda365.com/forum-50-1.html

​ 这是一个硬件工程师论坛，主要讨论硬件&PCB，FPGA是一个子版块。活跃度还可以，但是内容比较基础。

img

24、一牛网

​ 网站地址：https://bbs.16rd.com/forum-316-1.html

​ 综合性的电子论坛，FPGA是其中一个子版块。活跃度很差，大多是一些分享资料的。

img

25、电子工程师世界

​ 网站地址：http://bbs.eeworld.com.cn/forum-12-1.html

​ 综合性的电子论坛，FPGA是其中一个子版块。活跃度很差，大多是一些分享资料的。

img

26、至芯科技

​ 网站地址：http://www.fpgaw.com/

​ 这公司是做FPGA培训的，活跃度一般，下载资料倒是不少。

img

27、明德扬论坛

​ 网站地址：http://www.fpgabbs.cn/

​ 和至芯可以一样，这公司也是做FPGA培训的，他们自己写的一些文章还是比较适合新手的。

img

28、米联客

​ 网站地址：https://www.uisrc.com/

​ 做开发板的，基本上例程都开源了。

img

29、正点原子资料下载中心FPGA部分

​ 网站地址：http://www.openedv.com/docs/boards/fpga/index.html

​ 做开发板的，资料都是开源的，对于初学者，不管你有没有开发板，其实都可以下载过来学习一下。

img

30、野火资料下载中心FPGA部分

​ 网站地址：https://doc.embedfire.com/products/link/zh/latest/fpga/index.html

​ 做开发板的，资料都是开源的，相对于正点原子的资料，个人更推荐野火。野火的文档编写更详细，而且在coding之前，都会画出非常详尽的波形图，而正点原子coding则更像在写软件。

img

31、CSDN

​ 网站地址：https://www.csdn.net/

​ 综合型IT博客网站，其实对FPGA/IC的支持并不很友好，但架不住用户基数太大，所以还是有不少FPGA内容的。

img

32、知乎

​ 网站地址：https://www.zhihu.com/

​ 知乎的内容创作者者多为FPGA/IC从业人员，所以深度和质量都蛮不错。

岁岁人如旧
关注
  • 0
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
verilog 学习
08-08
verilog的基础语法，如何使用verilog来设计FPGA
如何使用FPGA加速机器学习算法？
01-19
当前，AI因为其CNN(卷积神经网络)算法出色的表现在图像识别领域占有举足轻重的地位。基本的CNN算法需要大量的计算和数据重用，非常适合使用FPGA来实现。上个月，Ralph Wittig(Xilinx CTO Office的卓越工程师) 在2016年OpenPower峰会上发表了约20分钟时长的演讲并讨论了包括清华大学在内的中国各大学研究CNN的一些成果。 　　在这项研究中出现了一些和CNN算法实现能耗相关的几个有趣的结论： 　　①限定使用片上Memory; 　　②使用更小的乘法器; 　　③进行定点匹配：相对于32位定点或浮点计算，将定点计算结果精度降为16位。如果使用动态量化，8位
AMD（Xilinx）FPGA开发常用网址（建议收藏）
dpwkj的博客
03-01 283
今天分享下AMD（Xilinx）FPGA官网常用功能，使用频率非常高，可以收藏下！
xilinx_xapp1052.zip
06-21
xilinx官网的pcie_dma参考程序以及附带的上位机，xapp1052
Fpga开发学习资料Tsu_Tco约束方法VerilogHDL设计技术FPGA设计技术文档33个合集.zip
12-10
Fpga开发文档资料Tsu_Tco约束方法VerilogHDL设计技术FPGA设计技术文档33个合集: FPGA的指导性原则.PDF fpga经验谈.pdf FPGA设计秘笈.pdf IC技术讲座-FPGA.rar openrisc-HW-tutorial-Altera.pdf openrisc-HW-tutorial-Xilinx.pdf openrisc-SW-tutorial.pdf or1200_ep3c16_board.rar ps2_driver.rar PS2协议中英文文档.pdf pwm_source.zip Tco探秘.pdf Tsu_Tco约束方法.pdf uart_to_vga.rar VGA IP Core设计与实现.rar VGA驱动与实现.pdf VGA驱动与实现_osh.zip wbspec_b3.pdf 使用Cyclone器件中的PLL.pdf 基于FPGA的异步FIFO硬件实现.pdf 基于FPGA的数字滤波系统.pdf 复杂数字电路与系统的VerilogHDL设计技术.pdf 大型设计中FPGA 的多时钟设计策略.pdf 大话FPGA.pdf 我的第一次FPGA之旅.pdf 数字设计：原理与实践.pdf 数字集成电路（设计透视）.pdf 第二章Quartus使用教程.pdf 第五章软件开发.pdf 第四章硬件开发.pdf 编译工具 or32-uclinux.rar 锁定流程.pdf
BIT_fpga_bit学习机_verilog_ASMD_状态机_
10-04
FPGA应用状态机版，适合初学者学习状态机三段式，ASMD图的理解和翻译，以及Verilog语言的应用 最后对仿真的一些理解 其中包含HDL设计及testbench描述根据要求设计了一个能求出一个32bit字中两个相邻0之间最大间隙的电路。
Xilinx官网大全_&&_PowerPC 架构
ASB->EMBEDDED->ZIGBEE->RFID->FPGA->SYSTEM
08-31 6373
1、赛灵思官方网站http://china.xilinx.com/ 2、赛灵思大学计划官方网站 http://china.xilinx.com/univ/ 3、赛灵思开放源码硬件社群 http://www.openhw.org 4、赛灵思网上技术支持中心 http://china.xilinx.com/support/mysupport.htm 5、赛灵思开发工具下载中心 http
Xilinx -相关链接
lexiaoyao521314的博客
07-01 249
Xilinx Wiki https://xilinx-wiki.atlassian.net/wiki/spaces/A/overview Xilinx Github https://github.com/Xilinx/
学fpga（在线verilog编程）
嵌入式-老费，一个分享专业嵌入式知识的blog
04-13 4285
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 很多编程不方便的同学，可以利用在线工具进行编程。比如现在，https://hdlbits.01xz.net/wiki/Main_Page这个网站就非常不错，适合暂时还没有安装quartus、vivado的同学。我们以一个简单的计数器说明如何使用这个网站， 1、打开计数器的关联网页 https://hdlbits.01xz.net/wiki/Count15 2、从截图中可...
econ位置模块，基于stm32+fpga
11-06
2、本项目适合计算机相关专业(如计科、人工智能、通信工程、自动化、电子信息等)的在校学生、老师或者企业员工下载学习，也适合小白学习进阶，当然也可作为毕设项目、课程设计、作业、项目初期立项演示等。...
基于FPGA和STM32的相位差测量源码
08-11
基于FPGA和STM32的相位差测量源码，初学时所写代码，理解有限，仅供参考，能够学习交流，博主工作进入正轨，鲜有时间编写回复博客。
嵌入式系统/ARM技术中的如何使用FPGA加速机器学习算法？
10-16
基本的CNN算法需要大量的计算和数据重用，非常适合使用FPGA来实现。上个月，Ralph Wittig(Xilinx CTO Office的卓越工程师) 在2016年OpenPower峰会上发表了约20分钟时长的演讲并讨论了包括清华大学在内的中国各大学...
大学电赛时写的关于C51、MSP430、STM32、FPGA代码.zip（本人专注嵌入式领域）
最新发布
03-29
若还需要嵌入式物联网单片机相关领域开发工具、学习资料等，我会提供帮助，提供资料，鼓励学习进步。 【本人专注嵌入式领域】： 有任何使用问题欢迎随时与我联系，我会及时解答，第一时间为你提供帮助，CSDN博客端...
FPGA与32单片机通信
06-05
这是FPGA与单片机的spi通信原理，代码的分析实现过程，纯粹由本人手打原创，禁止抄袭，仅供初学者学习使用。
学习FPGA的网站推荐
系统 运维
02-22 2661
1 FPGA官网 =========================== 毫无疑问，FPGA的两大主力厂商的主页不容错过，所有资料都原滋原味， http://www.altera.com.cn/ http://www.xilinx.com/，这个也可以由中文的，http://china.xilinx.com/ 比如，altera的Recommended HDL Coding Styles...
卧槽，这才是最强Verilog刷题网站！
OpenFPGA的博客
08-06 5943
大家好，最近经常有粉丝问零基础/基础薄弱，要怎么开始学习Verilog，今天来给大家分享一些Verilog的学习方法，先给大家推荐一个粉丝反馈用起来不错的免费Verilog学习&练习网站：https://www.nowcoder.com/exam/oj?tab=Verilog%E7%AF%87&topicId=302&fromPut=pc_zh_v...
FPGA有哪些优质的带源码的IP开源网站?
HackEle的博客
04-06 789
这是某乎上的一个问题，我觉得还不错，今天就系统性的总结一下1、fpga4funhttps://www.fpga4fun.com/你能在这个网站上找到什么？您可以找到信息页面，以及使用 FPGA 板构建的 FPGA 项目。注重点：项目。FPGA 项目使用一种称为 Verilog 的语言，您需要学习它才能理解项目。但是通过此处显示的示例以及其他可用的在线资源，这并不太难。上面就是整个网站上的内容（翻译...
fpga深度学习加速代码
04-05
以下是一个基于FPGA的深度学习加速代码的示例： ```verilog module fpga_dl_accelerator ( input clk, rst, enable, input [31:0] input_data [0:3], output [31:0] output_data [0:3] ); // Define constants and parameters parameter DATA_WIDTH = 32; parameter NUM_INPUTS = 4; parameter NUM_OUTPUTS = 4; parameter NUM_LAYERS = 5; parameter NUM_NEURONS = {784, 512, 256, 128, 10}; parameter NUM_WEIGHTS = {401408, 131072, 32768, 8192, 1280}; parameter NUM_BIASES = {512, 256, 128, 10}; parameter ACTIVATION_FUNCTION = 0; // 0 for ReLU, 1 for sigmoid // Define internal signals reg [DATA_WIDTH-1:0] input_buffer [0:NUM_INPUTS-1]; reg [DATA_WIDTH-1:0] output_buffer [0:NUM_OUTPUTS-1]; reg [DATA_WIDTH-1:0] weights [0:NUM_LAYERS-1][0:NUM_NEURONS-1][0:NUM_NEURONS-1]; reg [DATA_WIDTH-1:0] biases [0:NUM_LAYERS-1][0:NUM_NEURONS-1]; reg [DATA_WIDTH-1:0] neurons [0:NUM_LAYERS-1][0:NUM_NEURONS-1]; reg [DATA_WIDTH-1:0] gradients [0:NUM_LAYERS-1][0:NUM_NEURONS-1]; reg [DATA_WIDTH-1:0] deltas [0:NUM_LAYERS-1][0:NUM_NEURONS-1]; reg [DATA_WIDTH-1:0] errors [0:NUM_LAYERS-1][0:NUM_NEURONS-1]; // Define input and output ports assign input_buffer[0] = input_data[0]; // Input layer assign input_buffer[1] = output_buffer[0]; // Hidden layer 1 assign input_buffer[2] = output_buffer[1]; // Hidden layer 2 assign input_buffer[3] = output_buffer[2]; // Hidden layer 3 assign output_data[0] = output_buffer[1]; // Hidden layer 1 assign output_data[1] = output_buffer[2]; // Hidden layer 2 assign output_data[2] = output_buffer[3]; // Hidden layer 3 assign output_data[3] = output_buffer[4]; // Output layer // Initialize weights and biases initial begin // Load weights and biases from memory // ... // Set initial values for neurons, gradients, deltas, and errors for (int i = 0; i < NUM_LAYERS; i++) begin for (int j = 0; j < NUM_NEURONS[i]; j++) begin neurons[i][j] = 0; gradients[i][j] = 0; deltas[i][j] = 0; errors[i][j] = 0; end end end // Define activation function function [DATA_WIDTH-1:0] activation_function; input [DATA_WIDTH-1:0] input_data; case (ACTIVATION_FUNCTION) 0: begin // ReLU if (input_data < 0) begin activation_function = 0; end else begin activation_function = input_data; end end 1: begin // Sigmoid activation_function = 1 / (1 + exp(-input_data)); end default: begin // Default to ReLU if (input_data < 0) begin activation_function = 0; end else begin activation_function = input_data; end end endcase endfunction // Define forward propagation task forward_propagation; input [DATA_WIDTH-1:0] input_data [0:NUM_NEURONS-1]; output [DATA_WIDTH-1:0] output_data [0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] weights [0:NUM_NEURONS-1][0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] biases [0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] activation_function; begin for (int i = 0; i < NUM_NEURONS; i++) begin output_data[i] = biases[i]; for (int j = 0; j < NUM_NEURONS; j++) begin output_data[i] += weights[i][j] * input_data[j]; end output_data[i] = activation_function(output_data[i]); end end endtask // Define backward propagation task backward_propagation; input [DATA_WIDTH-1:0] input_data [0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] output_data [0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] weights [0:NUM_NEURONS-1][0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] activation_function; output [DATA_WIDTH-1:0] gradients [0:NUM_NEURONS-1]; begin for (int i = 0; i < NUM_NEURONS; i++) begin gradients[i] = 0; for (int j = 0; j < NUM_NEURONS; j++) begin gradients[i] += weights[j][i] * input_data[j]; end gradients[i] *= activation_function(output_data[i]); end end endtask // Define update weights and biases task update_weights_biases; input [DATA_WIDTH-1:0] input_data [0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] output_data [0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] weights [0:NUM_NEURONS-1][0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] biases [0:NUM_NEURONS-1]; input [DATA_WIDTH-1:0] learning_rate; input [DATA_WIDTH-1:0] momentum; output [DATA_WIDTH-1:0] new_weights [0:NUM_NEURONS-1][0:NUM_NEURONS-1]; output [DATA_WIDTH-1:0] new_biases [0:NUM_NEURONS-1]; begin for (int i = 0; i < NUM_NEURONS; i++) begin new_biases[i] = biases[i] - learning_rate * gradients[i]; for (int j = 0; j < NUM_NEURONS; j++) begin new_weights[i][j] = weights[i][j] - learning_rate * input_data[j] * gradients[i] + momentum * (weights[i][j] - new_weights[i][j]); end end end endtask // Define training loop task train; input [31:0] input_data [0:3]; input [31:0] expected_output_data; input [31:0] learning_rate; input [31:0] momentum; begin // Forward propagation forward_propagation(input_buffer, neurons[0], weights[0], biases[0], activation_function); for (int i = 1; i < NUM_LAYERS; i++) begin forward_propagation(neurons[i-1], neurons[i], weights[i], biases[i], activation_function); end // Calculate errors and deltas in output layer for (int i = 0; i < NUM_NEURONS[NUM_LAYERS-1]; i++) begin errors[NUM_LAYERS-1][i] = expected_output_data - neurons[NUM_LAYERS-1][i]; deltas[NUM_LAYERS-1][i] = errors[NUM_LAYERS-1][i] * activation_function(neurons[NUM_LAYERS-1][i], true); end // Backward propagation for (int i = NUM_LAYERS-2; i >= 0; i--) begin backward_propagation(neurons[i+1], neurons[i], weights[i+1], activation_function, gradients[i]); for (int j = 0; j < NUM_NEURONS[i]; j++) begin deltas[i][j] = gradients[i][j] * activation_function(neurons[i][j], true); end end // Update weights and biases update_weights_biases(input_buffer, neurons[0], weights[0], biases[0], learning_rate, momentum, weights[0], biases[0]); for (int i = 1; i < NUM_LAYERS; i++) begin update_weights_biases(neurons[i-1], neurons[i], weights[i], biases[i], learning_rate, momentum, weights[i], biases[i]); end end endtask // Define testing loop task test; input [31:0] input_data [0:3]; output [31:0] output_data; begin // Forward propagation forward_propagation(input_buffer, neurons[0], weights[0], biases[0], activation_function); for (int i = 1; i < NUM_LAYERS; i++) begin forward_propagation(neurons[i-1], neurons[i], weights[i], biases[i], activation_function); end // Output result output_data = neurons[NUM_LAYERS-1][0]; end endtask endmodule ``` 注：以上代码仅供参考，具体实现可能因应用场景、FPGA型号、性能需求等因素而有所不同。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值