【详细教程】amd 内存修改gear1教程 时序 延迟

最新推荐文章于 2024-09-11 19:48:01 发布
最新推荐文章于 2024-09-11 19:48:01 发布
阅读量6.6k 收藏 21
点赞数 11
分类专栏： 电脑优化 文章标签： windows 软件工程 硬件工程 microsoft
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zxc872202364/article/details/133977338
版权

本教程适用于amd笔记本内存修改gear1教程，包括但不限于华硕天选1 2 3 4 ROG 神舟 火影 联想 雷神 机械革命 宏基、惠普 七彩虹 戴尔 雷蛇等。 适用于amd的机器，amd 4000系 5000系6000系列等5800h 5900hx 5600h 4800h 6600h 6800h 6900hx等均适用。
本教程为内存修改gear1教程，需要先解锁BIOS才可以进行后续操作解锁BIOS教程，内存时序调整教程即将发布，关注我，查看后续教程。
CPU降压超频教程点我查看

文章目录

什么是Gear1

  1. 从11代酷睿处理器开始，Intel就紧跟AMD锐龙的步伐，引入「内存分频机制」。最新12代酷睿平台既支持DDR5内存又支持DDR4内存，关于D4部分，内存分频机制仍被保留下来。在使用「高频内存」，或者对「内存超频」时，如果不深入了解这个机制，就无法得到相应的高频，或增加超频失败的概率。
  2. 内存工作频率受到内存控制器的制约。内存控制器是CPU控制内存的一片区域，负责控制内存的工作。现代处理器缓存结构复杂，要想提升外部访问内存的读写性能，可以说是牵一发而动全身的技术难题。于是AMD和Intel不约而同的都走到了一条相似的道路：加入分频器。将原本1：1的同步分频改为了在高频时自动切换为1：2的异步分频机制。
  3. 由此可见，这个Gear1模式是intel专有的。但是，amd也有类似的设置。gdm关闭 cmd 改为1t，跟Intel的gear1差不多意思，并且可以实现类似的效果。
  4. 内存分频机制下，有「Gear1模式」和「Gear2模式」。Gear1模式即1：1，内存控制器频率和内存工作频率之比是1：1，两者同步工作，内存延迟低，效能最大化。而Gear2模式为1：2，内存控制器的频率只有内存频率的一半，可减轻内存控制器压力，让内存更容易得到更高的频率。

基础设置

  1. CPU为锐龙系列CPU
  2. BIOS已经解锁

内存设置

解锁内存gear1模式

  1. 首先进入解锁后的BIOS解锁BIOS教程
  2. 选择第一个Device Manager回车进入
    在这里插入图片描述
  3. 选择第二个AMD CBS回车进入
如果没有展示下图类目，请重启一下重新进U盘引导再看一下就有了。

在这里插入图片描述
4. 选择UMC Common Options进入
在这里插入图片描述
5. 选择第一个DDR4 Common Options
在这里插入图片描述
6. 选择DRAM Controller Configuration进入
在这里插入图片描述
7. 将Cnd2T修改为1T，Gear Down Mode修改为Disabled
在这里插入图片描述
8. 选择DRAM Power Options 回车进入
在这里插入图片描述
9. 将Power Down Enable修改为Disabled
在这里插入图片描述

保存设置

  1. 改完以上选项后一步一步按 ESC… 返回上层，直到弹窗出现要求保存更改 ，按Y键。
  2. 然后继续按下exc回到这个界面，然后选中Reset此时，电脑会自动重新启动，立刻拔下u盘，会进入系统。
    在这里插入图片描述

查看结果

CPU-Z

在这里插入图片描述

CPU-Z中，若看到指令比率CR为1T，则代表开启成功。

本篇文章到此结束，不会弄的朋友可以私聊博主代调。此外，内存降时序超频教程即将发布，欢迎大家关注我。码字不宜，点个赞再走吧！解锁BIOS教程 CPU降压超频教程点我查看

mr-element
关注
专栏目录
内存超频时序怎么调_内存超频（ddr4内存时序多少为好）
weixin_35761094的博客
12-30 1万+
一般衡量内存的性能，主要看内存的频率和这个频率下的时序，而cl值又是内存时序的一项很重要的参数，cl值原则上越小越好。 这两套内存，一套2800mhz cl16，频率占。。c14好，但是，如果频率一样，这点时序的差异是没有性能差距的，如果是3200c15，比2133c14性能反而好很多，频率是第一位的，然后才看时序。。内存时序 一种参数，一般存储在内存条的SPD上。2-2-2-8 4个数字的含义依...
cpu怎么超频_【小加评测】内存超频课堂（1）——内存超频科普
weixin_39701768的博客
11-17 4277
最详细的内存超频课堂1——内存超频科普提到内存超频大家可能首先想到的是内存超频离我们其实很近也不是很难操作内存超频在以往还是部分发烧友和一些大佬喜欢研究的方向不过你有没有发现这两年内存超频总是频繁出现在各大论坛社区经常会看到询问内存超频的求助帖这是为什么呢？主要是因为绝地求生(吃鸡)的火爆带动了一波DIY市场 台式机的升级换代绝地求生(吃鸡)的FPS帧数稳定性又和内存频率的高低息息相关3...
AMD笔记本bios解锁工具UniversalAMDFormBrowser
10-19
UniversalAMDFormBrowser:AMD平台高级bios设置工具，可以解锁BIOS修改BIOS内隐藏选项，实现amd笔记本超频、降压、修改时序等各类操作。需要解压放在FAT32的U盘下并关闭安全启动(Secure Boot设置disable，华硕机器设置Secure Boot control=disable）后，引导该U盘启动。
Ryzen平台下内存超频与内存时序
qq_33281710的博客
10-24 1万+
最近在AMD平台超内存，顺便学习下内存知识，以下内容转自： 内存的工作原理及时序介绍 #超频甜点系列# RYZEN内存超频、选购二三事 RYZEN 平台超频的一点研究 在此感谢原贴作者们普及知识以及传授经验！ 内存超频软件推荐： Thaiphoon Burner （内存查看器） DRAM Calculator for Ryzen 1.3.1 （AMD平台内存超频计算器） MemTe...
DDR4 Spec 第四章 4.17-4.18
up up up!
01-16 3983
介绍了CA校验和Gear down模式
JESD79-4 第4章 SDRAM命令描述与操作（4.17-4.19）
Hierro的DDR世界
04-06 1万+
4.17 命令、地址总线奇偶校验（C/A Parity） 在DDR4 SDRAM中MR2.[A2:A0]是用来打开或关闭C/A Parity的定义域，默认状态位关闭。通过向MR5中的C/A Parity Latency写一个非0值，可以使能C/A Parity功能。但是在使能C/A Parity功能之前需要确保Parity Error位必须为0，也就是说在执行SDRAM命令之前不能有Parity
gear1.rar_GEAR_draw
07-15
draw a spur involute geaR
c172p:用于FlightGear的塞斯纳172P飞机的高详细版本
05-12
用于FlightGear的Cessna 172P飞机的高详细版本。 开发线程： : 创建发布：请参见了解如何发布。 对于包含用于乐器和乐器的纹理文件（包括其.xcf文件）的存储库，请访问： : 由以下人员共同努力对这架飞机进行...
DDR4规范要求
03-05
1. DDR—动态随机存储器 2. tRC（row cycle time） --行循环时间 3. tRCD-----从行有效到读/写命令发出之间的时间间隔 4. tRRD（Row active to Row active delay） --行激活到激活延迟时间 5. tCK---时钟周期 6. AL(Additive latency)---附加的潜伏期 7. RL(Read latency)---------- 读选通潜伏期 8. WL(write latency)------ 写选通潜伏期 9. CL（CAS Latency ）----列地址脉冲选通潜伏期 10. tAC（Access Time from CLK）-----时钟触发后的访问时间 11. BL (Burst Lengths)-----突发长度 12. tRP（Row Precharge command Period）-----行预充电有效周期 13. DQS----数据选取脉冲 14. Precharge---预充电 15. Refresh—刷新，AR(auto refresh),SR(self refresh) 16. DLL--延迟锁定回路
海力士DDR4手册
01-09
The DDR4 SDRAM is a high-speed dynamic random-access memory internally configured as sixteen-banks, 4 bank group with 4 banks for each bank group for x4/x8 and eight-banks, 2 bank group with 4 banks for each bankgroup for x16 DRAM. The DDR4 SDRAM uses a 8n prefetch architecture to achieve high-speed operation. The 8n prefetch architecture is combined with an interface designed to transfer two data words per clock cycle at the I/O pins. A single read or write operation for the DDR4 SDRAM consists of a single 8n-bit wide, four clock data transfer at the internal DRAM core and eight corresponding n-bit wide, one-half clock cycle data transfers at the I/O pins. Read and write operation to the DDR4 SDRAM are burst oriented, start at a selected location, and continue for a burst length of eight or a ‘chopped’ burst of four in a programmed sequence. Operation begins with the registration of an ACTIVATE Command, which is then followed by a Read or Write command. The address bits registered coincident with the ACTIVATE Command are used to select the bank and row to be activated (BG0-BG1 in x4/8 and BG0 in x16 select the bankgroup; BA0-BA1 select the bank; A0-A17 select the row; refer to “DDR4 SDRAM Addressing” on datasheet). The address bits registered coincident with the Read or Write command are used to select the starting column location for the burst operation, determine if the auto precharge command is to be issued (via A10), and select BC4 or BL8 mode ‘on the fly’ (via A12) if enabled in the mode register. Prior to normal operation, the DDR4 SDRAM must be powered up and initialized in a predefined manner. The following sections provide detailed information covering device reset and initialization, register definition, command descriptions, and device operation.
FlightGear 中文手册
07-31
### FlightGear 中文手册知识点概览 #### 一、安装与配置 **1.1 安装场景** - **概述**：本章节介绍了在不同环境下安装FlightGear的准备工作及注意事项。 - **知识点**： - 不同操作系统下的安装流程差异（如...
【详细教程】amd笔记本解锁BIOS教程5800h 5900hx 5600h 4800h等均适用 超频降压时序调整
zxc872202364的博客
10-19 8090
本教程适用于amd笔记本，包括但不限于华硕天选1 2 3 4 ROG 神舟 火影 联想 雷神 机械革命 宏基、惠普 七彩虹 戴尔 雷蛇等。适用于amd的机器，amd 4000系 5000系等5800h 5900hx 5600h 4800h等均适用。本教程为BIOS解锁教程，CPU降压超频、内存时序调整教程即将发布，关注我，查看后续教程。
BIOS之内存控制器设置以及内存电路接口分析
gooogleman#foxmail.com
11-12 6146
作者：wogoyixikexie@gliet现在来看2440内存控制器初始化代码;Set memory control registers  ldr r0,=SMRDATA ;be careful!, hzh ldr r1,=BWSCON ;BWSCON Address add r2, r0, #52 ;End address of SMRDATA0 ldr r3, [r0], #4 st
DDR4时序标准规范(二)
阿妹有点甜的博客
12-09 9141
DDR4时序(二)
超频技术之内存“时序”重要参数设置解说
alien75的专栏
12-11 1万+
相信大多数超频帖子里都会提到内存时序调整，也就是我们经常看到的5-5-5-15 1T、4-5-4-12 2T等等，那么这些参数都代表什么呢？又应该如何设置合理的参数呢？以下内容将向大家介绍内存时序的重要参数及其设置，希望对大家有用！　　CPC : Command Per Clock　　可选的设置：Auto，Enable(1T)，Disable(2T)。　　Command Per Clock(CPC
JESD79-4 第3章 功能描述
热门推荐
Hierro的DDR世界
12-27 2万+
3 功能描述 DDR4 SDRAM是一个高速动态随机访问存储器。在x4与x8系统中，SDRAM内部配置为16个BANK，共分成4个BANK组，每个BANK组为4个BANK。在x16系统中，SDRAM内部配置为8个BANK，共分成2个BANK组，每个BANK组为4个BANK。DDR4 SDRAM采用了8倍预取的体系结构，以达到高速操作。8倍预取体系结构在IO接口上，采取了没一拍时钟传输两次数据的设计。每一次单次的读写
Java 8 特性
最新发布
m0_63016075的博客
09-11 1168
Java 8 特性---接口--lambda表达式
hs_gear1_fault
05-15
hs_gear1_fault 是指在高速行驶过程中，汽车的第一档变速器出现故障。这个故障可能会导致车辆失去动力，加速度降低，或者出现动力传输不稳定的情况。出现这个问题的原因可能是变速器本身出现了损坏，也有可能是传感器或控制模块出现了故障，无法正确地执行指令。当出现 hs_gear1_fault 故障码时，车主需要及时检查车辆，判断故障的具体原因，并进行修理或更换上述部件。如果不及时处理，这个故障可能会严重影响汽车的性能，甚至导致更大的事故风险，应该引起足够的重视和警惕。
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

mr-element

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值