![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
EDA tool
文章平均质量分 68
摇摆的韭菜花
这个作者很懒,什么都没留下…
展开
-
Verdi查看delta time 波形方法
simulation选项:before verdi 1509:simv +fsdb+sequential +fsdb+glicth=0 +fsdb+region。view -> Expand Delta -> 勾选Regin Mode->点击Expand/Collapse time at Cursor。Verdi 可以查看delta time块内信号的变化情况,可以方便我们更好的了解仿真软件是如何工作的。就可以看到在某一时刻delta 时间内各信号的变化,红色框内还可以显示光标所在timeslot区域。转载 2024-06-27 09:37:21 · 186 阅读 · 0 评论 -
vcs common elaboration
-kdb //use verdi to compile verdi database-kdb=common_elab // use vcs to compile verdi database completely原创 2024-03-27 14:13:33 · 275 阅读 · 0 评论 -
SpyGlass-CDC_Training_01
原文链接:SpyGlass-CDC_Training_01 - 豆丁网原创 2023-08-01 11:00:50 · 153 阅读 · 0 评论 -
DFT setting test_default_strobe
这个就非常好理解了,也就是说探测的时间宽度,在我ATE进行探测对比的结果的这段时间范围内,你的值至少要稳定的这么一个时间长度,默认是0。试想一下,如果机台开始探测比对,此时数据还不稳定,必然造成机台的measure po的误读。因此这里涉及两种strobe的方式,,capture时钟倒很好理解,主要是为了测试这个measure PO的过程。这个命令花了我不少时间来理解,指的是设置开始探测比对的时间点,这里探测比对指的的。要在capture时钟之前完成。原创 2023-05-08 16:09:50 · 283 阅读 · 0 评论 -
DFT Compiler “Views”
目录文章目录前言二、使用步骤1.DFT Compiler “Views”2.How to Specify a Clock 3.How to Specify a Reset 4.How to Specify a Constant 5.How to Specify a Scan In 6.How to Specify a Scan Out7.How to Specify a Scan Enable总结 3.How to Specify a Reset 4.How to Specify a Co原创 2023-05-08 15:29:21 · 387 阅读 · 0 评论 -
SpyGlass问题整理记录
SpyGlass问题整理记录转载 2023-04-27 13:37:10 · 2502 阅读 · 0 评论 -
abbreviation
SAM: Static Abstract Model原创 2023-04-18 17:20:06 · 67 阅读 · 0 评论 -
使用VCS进行带UPF的RTL低功耗仿真
使用VCS进行带UPF的RTL低功耗仿真转载 2023-04-11 09:55:50 · 1747 阅读 · 2 评论 -
set_clock_groups和set_false_path
set_clock_groups和set_false_path转载 2023-03-22 15:58:50 · 519 阅读 · 0 评论 -
Formality
formality error information原创 2022-10-26 10:36:18 · 760 阅读 · 0 评论 -
set\_data\_check 是个啥
SDC | set_data_check转载 2022-11-14 10:35:52 · 3119 阅读 · 0 评论 -
Data to data check
Data to data check转载 2022-11-14 10:26:55 · 718 阅读 · 0 评论 -
MBIST总结
MBIST总结转载 2022-09-19 16:29:37 · 3256 阅读 · 0 评论 -
Tips For DFT Compiler
Tips For DFT Compiler转载 2022-09-19 16:18:53 · 3882 阅读 · 0 评论 -
set_ideal_network
set_ideal_network原创 2022-09-18 22:39:53 · 3327 阅读 · 0 评论 -
clock sense和analysis mode
原文链接:clock sense和analysis mode - _9_8 - 博客园PrimeTime会自动track clock tree中的inverter和buffer,从而得到每个register的clock sense。如果clock tree中,只有buffer和inverter,到达register clock的clock signal可以表示为"unate"。positive unate:rising edge的clock source引起register clock pi转载 2022-04-26 21:27:02 · 1685 阅读 · 0 评论