lpc1788_ucos\uCOSII_cpu\os_cpu.h cpu_c.c --ucosii移植在lpc1788--part4-part12

最新推荐文章于 2022-09-21 10:57:21 发布
最新推荐文章于 2022-09-21 10:57:21 发布
阅读量1.3k 收藏
点赞数
分类专栏： enbed
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zyhui65/article/details/8996163
版权


/*****************************************************************************************
*                                           CPU_IntSrcPrioSet()
* Description : Set priority of an interrupt source.
* Argument(s) : pos     Position of interrupt vector in interrupt table (see 'CPU_IntSrcDis()').
*               prio    Priority.  Use a lower priority number for a higher priority.
* Return(s)   : none.
* Caller(s)   : Application.
* Note(s)     : (1) See 'CPU_IntSrcDis() Note #1'.
*
*               (2) Several interrupts priorities CANNOT be set :
*                   (a) Reset (always -3).
*                   (b) NMI (always -2).
*                   (c) Hard fault (always -1).
*               (3) See 'CPU_IntSrcDis() Note #3'.
******************************************************************************************/

void  CPU_IntSrcPrioSet (CPU_INT08U  pos,
                         CPU_INT08U  prio)
{
    #if (CPU_CFG_CRITICAL_METHOD == CPU_CRITICAL_METHOD_STATUS_LOCAL)
        CPU_SR      cpu_sr;
    #endif
    CPU_INT08U  group;
    CPU_INT08U  nbr;
    CPU_INT08U  pos_max;
    CPU_INT32U  prio_32;
    CPU_INT32U  temp;

    prio_32 = CPU_RevBits((CPU_INT08U)prio);
    prio    = (CPU_INT08U)(prio_32 >> (3 * DEF_OCTET_NBR_BITS));

    switch (pos)
    {
        case CPU_INT_STK_PTR:                                   /* ---------------- INVALID OR RESERVED --------------- */
        case CPU_INT_RSVD_07:
        case CPU_INT_RSVD_08:
        case CPU_INT_RSVD_09:
        case CPU_INT_RSVD_10:
        case CPU_INT_RSVD_13:
             break;

                                                                /* ----------------- SYSTEM EXCEPTIONS ---------------- */
        case CPU_INT_RESET:                                     /* Reset (see Note #2).                                 */
        case CPU_INT_NMI:                                       /* Non-maskable interrupt (see Note #2).                */
        case CPU_INT_HFAULT:                                    /* Hard fault (see Note #2).                            */
             break;

        case CPU_INT_MEM:                                       /* Memory management.                                   */
             CPU_CRITICAL_ENTER();
             temp                 = CPU_REG_NVIC_SHPRI1;
             temp                &= ~(DEF_OCTET_MASK << (0 * DEF_OCTET_NBR_BITS));
             temp                |=  (prio           << (0 * DEF_OCTET_NBR_BITS));
             CPU_REG_NVIC_SHPRI1  = temp;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_BUSFAULT:                                  /* Bus fault.                                           */
             CPU_CRITICAL_ENTER();
             temp                 = CPU_REG_NVIC_SHPRI1;
             temp                &= ~(DEF_OCTET_MASK << (1 * DEF_OCTET_NBR_BITS));
             temp                |=  (prio           << (1 * DEF_OCTET_NBR_BITS));
             CPU_REG_NVIC_SHPRI1  = temp;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_USAGEFAULT:                                /* Usage fault.                                         */
             CPU_CRITICAL_ENTER();
             temp                 = CPU_REG_NVIC_SHPRI1;
             temp                &= ~(DEF_OCTET_MASK << (2 * DEF_OCTET_NBR_BITS));
             temp                |=  (prio           << (2 * DEF_OCTET_NBR_BITS));
             CPU_REG_NVIC_SHPRI1  = temp;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_SVCALL:                                    /* SVCall.                                              */
             CPU_CRITICAL_ENTER();
             temp                 = CPU_REG_NVIC_SHPRI2;
             temp                &= ~((CPU_INT32U)DEF_OCTET_MASK << (3 * DEF_OCTET_NBR_BITS));
             temp                |=  (prio                       << (3 * DEF_OCTET_NBR_BITS));
             CPU_REG_NVIC_SHPRI2  = temp;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_DBGMON:                                    /* Debug monitor.                                       */
             CPU_CRITICAL_ENTER();
             temp                = CPU_REG_NVIC_SHPRI3;
             temp                &= ~(DEF_OCTET_MASK << (0 * DEF_OCTET_NBR_BITS));
             temp                |=  (prio           << (0 * DEF_OCTET_NBR_BITS));
             CPU_REG_NVIC_SHPRI3  = temp;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_PENDSV:                                    /* PendSV.                                              */
             CPU_CRITICAL_ENTER();
             temp                 = CPU_REG_NVIC_SHPRI3;
             temp                &= ~(DEF_OCTET_MASK << (2 * DEF_OCTET_NBR_BITS));
             temp                |=  (prio           << (2 * DEF_OCTET_NBR_BITS));
             CPU_REG_NVIC_SHPRI3  = temp;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_SYSTICK:                                   /* SysTick.                                             */
             CPU_CRITICAL_ENTER();
             temp                 = CPU_REG_NVIC_SHPRI3;
             temp                &= ~((CPU_INT32U)DEF_OCTET_MASK << (3 * DEF_OCTET_NBR_BITS));
             temp                |=  (prio                       << (3 * DEF_OCTET_NBR_BITS));
             CPU_REG_NVIC_SHPRI3  = temp;
             CPU_CRITICAL_EXIT();
             break;
                                                                /* ---------------- EXTERNAL INTERRUPT ---------------- */
        default:
            pos_max = CPU_INT_SRC_POS_MAX;
            if (pos < pos_max)
            {                                /* See Note #3.                                         */
                 group                    = (pos - 16) / 4;
                 nbr                      = (pos - 16) % 4;

                 CPU_CRITICAL_ENTER();
                 temp                     = CPU_REG_NVIC_PRIO(group);
                 temp                    &= ~(DEF_OCTET_MASK << (nbr * DEF_OCTET_NBR_BITS));
                 temp                    |=  (prio           << (nbr * DEF_OCTET_NBR_BITS));
                 CPU_REG_NVIC_PRIO(group) = temp;
                 CPU_CRITICAL_EXIT();
             }
             break;
    }
}

/******************************************************************************************
*                                           CPU_IntSrcPrioGet()
* Description : Get priority of an interrupt source.
* Argument(s) : pos     Position of interrupt vector in interrupt table (see 'CPU_IntSrcDis()').
* Return(s)   : Priority of interrupt source.  If the interrupt source specified is invalid, then
*               DEF_INT_16S_MIN_VAL is returned.
* Caller(s)   : Application.
* Note(s)     : (1) See 'CPU_IntSrcDis() Note #1'.
*               (2) See 'CPU_IntSrcPrioSet() Note #2'.
*               (3) See 'CPU_IntSrcDis() Note #3'.
******************************************************************************************/

CPU_INT16S  CPU_IntSrcPrioGet (CPU_INT08U  pos)
{
    #if (CPU_CFG_CRITICAL_METHOD == CPU_CRITICAL_METHOD_STATUS_LOCAL)
        CPU_SR      cpu_sr;
    #endif
    CPU_INT08U  group;
    CPU_INT08U  nbr;
    CPU_INT08U  pos_max;
    CPU_INT16S  prio;
    CPU_INT32U  prio_32;
    CPU_INT32U  temp;

    switch (pos)
    {
        case CPU_INT_STK_PTR:                                   /* ---------------- INVALID OR RESERVED --------------- */
        case CPU_INT_RSVD_07:
        case CPU_INT_RSVD_08:
        case CPU_INT_RSVD_09:
        case CPU_INT_RSVD_10:
        case CPU_INT_RSVD_13:
             prio = DEF_INT_16S_MIN_VAL;
             break;


                                                                /* ----------------- SYSTEM EXCEPTIONS ---------------- */
        case CPU_INT_RESET:                                     /* Reset (see Note #2).                                 */
             prio = -3;
             break;

        case CPU_INT_NMI:                                       /* Non-maskable interrupt (see Note #2).                */
             prio = -2;
             break;

        case CPU_INT_HFAULT:                                    /* Hard fault (see Note #2).                            */
             prio = -1;
             break;

        case CPU_INT_MEM:                                       /* Memory management.                                   */
             CPU_CRITICAL_ENTER();
             temp = CPU_REG_NVIC_SHPRI1;
             prio = (temp >> (0 * DEF_OCTET_NBR_BITS)) & DEF_OCTET_MASK;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_BUSFAULT:                                  /* Bus fault.                                           */
             CPU_CRITICAL_ENTER();
             temp = CPU_REG_NVIC_SHPRI1;
             prio = (temp >> (1 * DEF_OCTET_NBR_BITS)) & DEF_OCTET_MASK;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_USAGEFAULT:                                /* Usage fault.                                         */
             CPU_CRITICAL_ENTER();
             temp = CPU_REG_NVIC_SHPRI1;
             prio = (temp >> (2 * DEF_OCTET_NBR_BITS)) & DEF_OCTET_MASK;
             break;

        case CPU_INT_SVCALL:                                    /* SVCall.                                              */
             CPU_CRITICAL_ENTER();
             temp = CPU_REG_NVIC_SHPRI2;
             prio = (temp >> (3 * DEF_OCTET_NBR_BITS)) & DEF_OCTET_MASK;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_DBGMON:                                    /* Debug monitor.                                       */
             CPU_CRITICAL_ENTER();
             temp = CPU_REG_NVIC_SHPRI3;
             prio = (temp >> (0 * DEF_OCTET_NBR_BITS)) & DEF_OCTET_MASK;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_PENDSV:                                    /* PendSV.                                              */
             CPU_CRITICAL_ENTER();
             temp = CPU_REG_NVIC_SHPRI3;
             prio = (temp >> (2 * DEF_OCTET_NBR_BITS)) & DEF_OCTET_MASK;
             CPU_CRITICAL_EXIT();
             break;

        case CPU_INT_SYSTICK:                                   /* SysTick.                                             */
             CPU_CRITICAL_ENTER();
             temp = CPU_REG_NVIC_SHPRI3;
             prio = (temp >> (3 * DEF_OCTET_NBR_BITS)) & DEF_OCTET_MASK;
             CPU_CRITICAL_EXIT();
             break;
                                                                /* ---------------- EXTERNAL INTERRUPT ---------------- */
        default:
            pos_max = CPU_INT_SRC_POS_MAX;
            if (pos < pos_max)
            {                                /* See Note #3.                                         */
                 group = (pos - 16) / 4;
                 nbr   = (pos - 16) % 4;

                 CPU_CRITICAL_ENTER();
                 temp  = CPU_REG_NVIC_PRIO(group);
                 CPU_CRITICAL_EXIT();

                 prio  = (temp >> (nbr * DEF_OCTET_NBR_BITS)) & DEF_OCTET_MASK;
             } else
             {
                 prio  = DEF_INT_16S_MIN_VAL;
             }
             break;
    }

    if (prio >= 0)
    {
        prio_32 = CPU_RevBits((CPU_INT32U)prio);
        prio    = (CPU_INT16S)(prio_32 >> (3 * DEF_OCTET_NBR_BITS));
    }

    return (prio);
}

zyhui65
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ucos.rar_2148_LPC2148 UCOS_LPC2148 ucosii_uCOS-II 移植_ucos
09-23
《基于LPC2148微控制器的uCOS-II操作系统移植与应用》 在嵌入式系统设计中，操作系统的选择和移植是一项至关重要的任务。本文将深入探讨如何在Philips LPC2148微控制器上移植和应用uCOS-II实时操作系统，通过具体的...
uCOS-II-LPC2214.rar_LPC2214 UCOS_cstartup.h lpc2214_lpc2214_ucos
09-22
《uCOS-II在LPC2214微控制器上的移植与串口通信实现》 本文主要探讨了如何将嵌入式实时操作系统（RTOS）uCOS-II成功移植到NXP公司的LPC2214微控制器上，并实现了串口通信功能。LPC2214是一款基于ARM7TDMI内核的微...
解决：UCOSIII-3.03源码中断优先级和中断分组问题
yunlushan的博客
09-21 684
解决：UCOSIII-3.03源码中断优先级和中断分组问题
ucosIII自学笔记_支持多优先级_3
u010743406的博客
05-21 1944
本节课程主要进行就绪列表、优先级知识点的练习。创建3个任务task1 task2 task3优先级分别为1 2 3仿真结果为1main()1)CPU_Init() cpu初始化，和时间戳有关 本节课未进行相关代码演示 可以不用管2)CPU_IntDis() 关中断3)OS_CPU_SysTickInit() systick定时器配置4)OSInit()  系统初始化5)创建3个任务 优先级分别为1...
uCOS-III 学习记录（6）——优先级表
Mount256的博客
01-30 2144
参考内容：《[野火]uCOS-III内核实现与应用开发实战指南——基于STM32》第 11 章。 文章目录1 优先级表的定义 OSPrioTbl（os_prio.c）1.1 CPU_DATA——一个数组元素的数据长度为多少？（cpu.h）1.2 OS_PRIO_TBL_SIZE——数组有多大？（os.h）1.2.1 OS_CFG_PRIO_MAX——支持多少个优先级？（os_cfg.h）1.2.2 DEF_INT_CPU_NBR_BITS——CPU 整型数据有多少位？（cpu_def.h）1.3 优先级表的
ucos-iii时钟节拍
weixin_33704591的博客
02-10 138
这回说下系统中很重要的时钟节拍 在系统初始化的时候就用下面这个函数建了一个时钟任务。 /************************************************************************************************************************ void OS_TickTa...
ucosii情景完全分析 之 uC-CPU分析
sh的博客
06-29 1984
uC-CPU文件夹内容 cpu_def.h ：主要是机器字长定义、机器大小端定义 、CPU进入临界区方式宏定义 cpu.h ：主要是一些跟移植相关的数据类型重新定义（typedef），宏定义CM3的内部异常号，然后一些CM3内核寄存器的宏定义（非常主要），最后是一些配置宏定义依赖关系出错处理的预处理。 cpu_c.c ：主要是位域操作宏定义和函数，然后就是使能、失能特...
LPC2214_Example.rar_EWARM_arm lpc2214 ucosii移植_lpc2214_uC/OS-II_
09-24
《LPC2214与uC/OS-II在EWARM环境下的移植与应用》 本文将深入探讨如何在LPC2214微控制器上移植并应用著名的嵌入式实时操作系统（RTOS）uC/OS-II，同时利用IAR EWARM（Embedded Workbench for ARM）作为开发环境。...
lpc2148_ucos_code.zip_LPC2148 UCOS-II
最新发布
09-24
UCOS-II，全称μC/OS-II，是一个公开源码的、可移植的、抢占式实时操作系统，专为微处理器和嵌入式系统设计。它具有小巧、高效的特点，支持多任务，并且提供了信号量、事件标志组、邮箱、消息队列等多种同步机制，...
uCOS-II.rar_lpc performance_lpc ucos_ucos lpc_ucos移植LPC
09-21
《uCOS-II在LPC系列ARM上的高效代码移植与性能分析》 uCOS-II是一款流行的实时操作系统（RTOS），被广泛应用于嵌入式系统设计中，以其小巧、高效和可移植性著称。本文将深入探讨如何将uCOS-II移植到LPC系列的ARM...
uCOS-III笔记之任务调度
kuaileguyue的专栏
02-05 823
uCOS-III笔记之任务调度 宇宙是依靠相互之间的万有引力保持着万物的运行状态，人是依靠心脏的跳动泵血维持着鲜活的生命，汽车是依靠发送机不停地爆发出能量保证运行。那么我们的uCOS又是怎么被有启动又是怎么被有无止境的运行起来的呢。 一、任务调度的动力 1、下面我们就从一个重要的中断开始：系统滴答 SysTick_Handler开始。 void OS_CPU_SysTickHandler (void) { CPU_SR_ALLOC(); CPU_CRITICAL_ENTER(
从0到1教你写UCOS-III 第六部分：任务时间片运行
sumjess
04-30 1295
本章在上一章的基础上，加入 SysTick 中断，在 SysTick中断服务函数里面进行任务切换，从而实现双任务的时间片运行，即每个任务运行的时间都是一样的。 6.1 SysTick 简介： RTOS 需要一个时基来驱动， 系统任务调度的频率等于该时基的频率。 通常该时基由一个定时器来提供，也可以从其它周期性的信号源获得。刚好 Cortex-M 内核中有一个系...
lpc1788_ucos\cmsis\include.h bsp.h.c --ucosii移植在lpc1788--part7
zyhui65的专栏
05-31 2111
/***************************************************************************************** include.h *****************************************************************************************/ #incl
uC/OSIII时钟节拍处理过程
gtkknd的专栏
08-17 2666
uC/OSIII时钟节拍处理过程   时钟节拍涉及到的函数调用过程： 从main开始，创建了第一个任务AppTaskStart，在其一开始执行时，对BSP和CPU进行初始化，调用BSP_CPU_TickInit()函数； 该函数定义在bsp文件夹下的bsp.c文件中，该函数先读取时钟频率，然后按OSCfg_TickRate_Hz值计算应该为CM3的systick定时器设置的
Linux进程调度分析记录，进程优先级，隔离处理器，isolcpus，BCC、bpftrace工具
u010936265的博客
08-04 1548
目录 1 基本概念 1.1 软实时和硬实时 1.2 进程状态 1.3 进程的分类 1.4 调度不允许的情况 2 优先级（静态优先级/动态优先级/实时优先级/nice值） 2.1 普通进程的静态优先级(task_struct->static_prio) 2.2 实时进程的实时优先级(task_struct->rt_priority) 2.3 限期进程 2.4 static_prio / rt_priority / normal_prio / prio总结 2.5 内核中优先级
μC/OS III - 任务调度 Ⅱ：任务列表
Talk is expensive, I don't care the code.
06-13 518
这是UCOS III任务调度的第二篇文章：任务列表。分析UCOS III的三种任务列表：就绪列表，挂起列表，时基列表。并分析这三种任务列表的存在方式、作用、操作函数等。 一. 就绪列表Ready List 就绪列表里放的是准备（可以）运行的任务。就绪列表由两部分组成：优先级位图（BitMap） 和 指向所有就绪任务的列表。 1. 任务优先级和优先级位图 任务优先级的最大值在os_c...
时钟节拍
weixin_30800987的博客
02-12 797
　　时钟节拍可谓是 uC/OS 操作系统的心脏，它若不跳动，整个系统都将会瘫痪。时钟节拍就是操作系统的时基，操作系统要实现时间上的管理，必须依赖于时基。 　　时钟节拍就是系统以固定的频率产生中断（时基中断），并在中断中处理与时间相关的事件，推动所有任务向前运行。时钟节拍需要依赖于硬件定时器，在 STM32 裸机程序中经常使用的 SysTick 时钟是 MCU的内核定时器，通常都使用该定时器产生操作...
UCOS-II移植到SkyEye LPC2210：从ADS工具链到arm-elf的迁移教程
整体而言，这篇文档旨在帮助熟悉ADS的开发者理解如何克服技术障碍，顺利地将ucosii移植到Skyeye虚拟LPC2210环境中，以便于进行更灵活和兼容的硬件模拟和软件调试工作。这对于理解和优化嵌入式系统的性能至关重要。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值