Vivado2019+Modelsim仿真环境搭建(保姆式说明)

已于 2024-09-26 22:19:52 修改
阅读量1.5w 收藏 138
点赞数 25
分类专栏： FPGA所知所见所解 文章标签： Vivado modelsim 仿真库
于 2022-12-18 14:50:33 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zyp626/article/details/128357763
版权

目录

一、安装准备

二、安装与配置

2.1 Vivado安装

2.2 modelsim安装

2.3 Vivado设置modelsim仿真环境

1）仿真库生成设置

2）modelsim添加仿真库（逐个添加）

3）modelsim添加仿真库（批量添加）

 2.4 示例结果展示

三、常见问题

3.1 Flow Navigator窗口中无法执行simulation操作

3.2 切换工程文件和源文件，仿真失败

3.3 仿真输出结果为z

3.4 license无效

四、参考网址

一、安装准备

平台环境：windows系统

安装包：vivado2019 安装包，modelsim安装包

下载链接：https://pan.baidu.com/s/1Yy-w_7VfSa6cMzUyPw7atg 提取码: c4x4

磁盘空间：至少85G

注：百度网盘链接中vivado为可使用的版本，只需安装，modelsim的安装包中已包含相关安装文件

1）vivado的安装包较大，将近45G，包含了压缩包和解压后的文件。

2）解压后还需35G的空间，因此共需约至少80G的空间

3）modelsim安装包 750M+安装大小1.5G

二、安装与配置

2.1 Vivado安装

        将下载的vivado安装包解压，因为文件较大，所有压缩时是分卷压缩的，任选一个rar文件解压，输入解压密码（在安装包的“解压密码.txt”中）。        

 解压后，进入到解压后的文件夹中，如下图所示，双击“xsetup.exe”进行安装 

进入安装界面

直接点击“next”， 勾选三个“I agree”，再点左下角“next”

         选择版本安装，有4个选项，一般是选择“Vivado HL Design Edition”或“Vivado HL System Edition”区别是前者包含了基于C语言设计的vivado 高级综合，实现，验证程序，后者是多了DSP的系统生成器，本人安装选择的前者

         进入此界面，红色框中的"Engineering Sample Device"可勾选也可不勾选，勾选的作用是安装时后会提供一些工程的模块

        进入安装路径选择界面，左上角根据实际情况设置安装路径，设置了安装路径后会发现右下角的“Next”图标仍是置灰状态。

        此时需要对右上角的内容进行更改，取消勾选“Create progream group entries”即可。

         点击“Install”进行安装

         安装中，左上角有安装进度显示

         安装完后桌面会有以下三个图标，点击“Vivado 2019.1”打开

         进入到“Help->Manage License”

        看到“Version Limit”一列的时间为2037.05，即表示已激活，到此vivado即已安装完成

2.2 modelsim安装

        modelsim参照“modelsim SE 2020安装指导.docx”进行安装破解即可

2.3 Vivado设置modelsim仿真环境

1）仿真库生成设置

        打开vivado,进入“Tools->Compile Simulation Libraries”进行仿真库编译

         仿真库设置，“Simulation”设置为“Modelsim Simulator”,language,Library,Family为默认值“All”即可

       “Compiled library location”设置为编译的仿真库所存放的路径，该路径自定义，"Simulation executable path"设置为之前安装的modelsim的路径（包含modelsim.exe文件的路径）。

仿真库编译中

         编译完成后在 “Compiled library location”设置的路径下可看到仿真库文件

2）modelsim添加仿真库（逐个添加）

         modelsim安装完后只有一些自带的库，如下图


        

         打开modelsim，任意选中一个存在的library,鼠标右键弹出弹框，选择“New->library”创建新库

       

        因为前面已经使用vivado编译了仿真库，故"Create"选择“a map to an existing library”，“library name”自定义，最好和库文件夹同名方便识别，"Library Maps to"选择需添加的仿真库路径

         

        添加成功后如图所示，在vivado_test下面可以看到

3）modelsim添加仿真库（批量添加）

         进入modelsim安装环境中，安装路径下有一个modelsim.ini文件，默认文件是只读的，取消只读属性后打开文件 

        在"Library"下添加vivado编译的仿真库路径    

        如图所示进行添加，添加后暂未看到效果，原因还未确定

 2.4 示例结果展示

        "Design sources"创建了source文件,"Simulation Sources"中添加仿真文件，implement成功后，如下图，进行仿真，选择“Post-Implementation Functional Simulation”

         仿真会自动打开modelsim展示结果，但显示时间精认默认，不友好，如下图

          按下图标号一次操作步骤1,2,3，步骤1位restart,步骤3位run-all,在wave2中重新生成结果

         再点击下图红框图标“zoom full”.展示结果

         鼠标点击波形任一需要查看的位置，会出现一根黄色的定位线，不断地进行放大，如下图即可看到清晰的结果

三、常见问题

3.1 Flow Navigator窗口中无法执行simulation操作

        如下图，如之前出现过仿真报错的情况，则此时“Flow Navigator”窗口中"Simulation"下的仿真选项是reset状态，无法执行simulation

        进入“Sources->Simulation Sources” 下面的仿真文件夹，鼠标右键弹出仿真弹框，选择“Run Simulation”即可执行各阶段的仿真

3.2 切换工程文件和源文件，仿真失败

        在vivado中如果一个工程和仿真结束后，需要切换到其他工程进行仿真时，对应的project summary中，Top module name需设置为新的源文件模块

         仿真文件切换，进入“Tools->Settings”界面

        进入“Project Settings->Simulation”界面，“Simulation top module name”需设置为simulation 文件的module，非Design Sources中.v文件的module

3.3 仿真输出结果为z

运行仿真后，如果某个变量的值一直为1'hz，如下图的tesett，表示tesett的状态为不定状态，即无信号输入，此时要检查设计仿真文件，是否无信号传入到tesett

3.4 license无效

安装完后查看View License Status界面显示为空白

出现该问题的原因可能是安装vivado前环境变量配置了其他的license，导致安装后失效

解决，下载license进行导入操作，下载路径如下

链接：https://pan.baidu.com/s/1QeWwtBFe-vay4kZW9haWIw?pwd=vf6p 
提取码：vf6p

将license放置到安装目录下，在license manager中将LM_LICENSE_FILE配置为license路径

配置完后点击“set”图标，重启vivado即可。重启后重新进入查看View License Status，显示不为空白

四、参考网址

modelsim安装参考

vivado联合modelsim仿真
ygf___的博客
07-03 2305
vivado联合modelsim仿真
vivado和modelsim联合仿真
m0_50793313的博客
01-15 6939
Language可以选择VHDL、verilog或者两者都编译出来，Compile Xilinx IP则是对所有的IP核都生成仿真库，但有时候仿真的都是自己写的代码，不涉及IP核的话，也可以不编译。建议现在vivado上进行综合，检测语法错误，然后点击simulation->Run Simulation->Run Behavioral Simulation即可自动弹出modelsim，如果不能自动弹出可以检查是否已经将modelsim加入环境变量。当你编译仿真库时，vivado会有提示的。
vivado2019.1安装教程.zip
05-29
这篇教程会用到软件Vivado Webpack，系统环境是Windows 10，编程语言使用Verilog HDL，开发板使用NEXYS 4。 目前FPGA主要是三家公司，Xilinx、Altera和Lattice。我没有用过Lattice不知道怎样，但Xilinx和Altera比起来，个人认为Xilinx对于新手更友好，一个是有价格相对合适的板子可以买到，比如NEXYS 4、Zybo、Zedboard一类，对在美国留学的学生来说还有优惠；另一个是Xilinx的软件Vivado免费版看起来更清晰干净。可能有人觉得Altera公司的Quartus也挺干净的，而且也有免费版，但看过Quartus怎么都除不干净挤成一团的warning，还有又臭又长不懂加图的文档，只能说累觉不爱。 FPGA的入门学习中，仿真模拟是非常重要的，和软件编程中的debug是同个过程。你不会写完代码就直接用，因为你不知道写的对不对，硬件编程也一样，只是形式有所不同。
modelsim 和vivado的联合仿真
2403_88168036的博客
03-18 897
(5) Simulator executable path 仿真器路径选择，路径会自动识别，如果不能识别，可参考我选择的路径修改一下自己的modelsim路径。2) Compiled library location :选择第2步骤库目录的路径。(4) Compiled library location 选择保存库目录的路径。(3) Family选择你需要对应的fpga系列，我这里选择的all。(2) Language 和 library 选择 all。3、 联合仿真。
Vivado2019.1 安装
juniorery的博客
03-05 835
本教程是Vivado2019.1 安装过程。
Vivado中关联ModelSim
qq_58479204的博客
10-16 3866
1、打开库路径下的modelsim.ini文件并找到“;mvc_lib = $MODEL_TECH/../mvc_lib”，下面对应的都是编译好的IP所处的路径，将这些全部复制，然后打开modelsim安装路径下的modelsim.ini文件并完成粘贴；3、在modelsim安装路径下有一个modelsim.ini文件，取消其只读属性，然后用记事本将其打开，找到“modelsim_lib = $MODEL_TECH/../modelsim_lib”，将复制的内容粘贴到这行下面。ModelSim安装。
68.vivado与modelsim的关联以及器件库编译
weixin_30715523的博客
03-29 1987
vivado软件中也自带仿真工具，但用了几天之后感觉仿真速度有点慢，至少比modelsim慢挺多的。而modelsim是我比较熟悉的一款仿真软件，固然选它作为设计功能的验证。为了将vivado和modelsim关联，需要进行一些设置，下面一一介绍。 一、在vivado中设置modelsim（即第三方仿真工具）的安装路径。在vivado菜单中选择“Tools”——>“Option...
vivado2019.1关联modelsim仿真
jn20181024的博客
05-12 6603
vivado版本是2019.1modelsim版本是10.7下为modelsim链接链接：https://pan.baidu.com/s/1IzQIb7578P9aEfU7Xux5IA?pwd=1117提取码：1117默认已经安装好vivado和modelsim。
【vivado】vivado联合modelsim仿真
zhh1749621866的博客
10-17 1192
vivado联合modelsim仿真配置方法
vivado与modelsim的联合仿真教程.pdf
08-25
vivado与modelsim的联合仿真教程，帮助大家在vivado的平台上充分利用Modelsim进行仿真。
vivado 2018.2与modelsim的联合仿真
08-27
xilinx新发布的vivado 2018.2设置界面与2017.4有很大区别，文中介绍了与modelsim的联合仿真流程介绍
FPGA车牌识别demo+Modelsim仿真demo 软件用的Vivado2019.2，板子用的正点原子达芬奇Artix-7
10-10
本篇文章将详细介绍一个基于FPGA的车牌识别系统，该系统使用了Vivado2019.2开发环境，以及正点原子达芬奇Artix-7开发板和XC7A35T FPGA芯片。系统涵盖了图像采集、颜色空间转换、边缘检测、图像形态学处理、特征值...
基于fpga的图像处理之图像灰度化处理(Vivado+Modelsim+Matlab联合仿真验证)
11-13
③通过Matlab实现图片转化hex，存储至原始图片txt文档，用于vivado+modelsim的仿真输入 ④将原始图片txt文档，导入fpga开发平台，通过灰度处理算法输出，并将输出数据存储至算法处理后的txt文档 ⑤通过Matlab将算法...
modelsim2019.2 + vivado2018.2仿真xilinx原语.doc
12-02
本篇文章将详细讨论如何在Modelsim 2019.2与Vivado 2018.2环境下仿真Xilinx原语，并解决一些常见的问题。 1. Xilinx仿真库的获取与设置： 首先，你需要从提供的链接（由于此处无法直接提供链接，你可以自行通过描述...
Vivado如何关联Modelsim进行仿真
qq_40894989的博客
04-02 5151
编译Xilinx有关IP的库，这样我们在仿真一些带有Xilinx ip核的工程时才不会报错，当然如果仿真的全是Verilog或者VHDL文件，可以直接将文件添加到Modelsim中进行仿真，不需要编译ip库。因为我们用Vivado关联Modelsim进行仿真，为了以后方便，先编译Xilinx ip核的库文件。肯定选择ModelSim Simulator，因为我们就是准备用modelsim仿真的；
vivado 2019.2/modelsim SE-64 2019.2联合仿真/使用技巧
bwhaxx的博客
07-16 923
参考链接
vivado与modelsim的联合仿真
进击的文刀牛的博客
09-20 7216
vivado与modelsim的联合仿真 转载地址： https://blog.csdn.net/weixin_37603007/article/details/82823965     前言：在学习Xilinx的FPGA的时候，看了很多关于vivado和modelsim的破解以及他们的联合仿真的教程，这个教程是成功的，转载记录一下。 一、vivado的破解 首先安装好Xilinx_Vi
modelsim调用vivado仿真库
最新发布
04-05
### 如何在ModelSim中正确配置并调用Vivado提供的仿真库以进行联合仿真 #### 1. Vivado仿真库的编译 为了实现Vivado与ModelSim之间的联合仿真，首先需要确保Vivado中的设计文件被成功编译到ModelSim支持的仿真库中。这一步通常涉及以下几个操作： - **创建仿真库目录** 在ModelSim环境中，需先手动或者通过脚本创建用于存储Vivado仿真库的目标目录。例如，可以通过命令 `vlib work` 创建名为 `work` 的工作库。 - **指定目标路径** 设置好目标路径之后，运行Vivado提供的编译脚本来生成仿真所需的库文件。此过程可通过执行以下命令完成： ```bash xsim -i -dir ./simulation/ -tclbatch compile.tcl ``` 这里的 `-tclbatch` 参数指向一个TCL脚本，该脚本定义了具体的编译逻辑[^4]。 #### 2. ModelSim环境准备 一旦仿真库构建完毕，下一步是在ModelSim内部加载这些库资源以便后续使用。 - **启动ModelSim GUI模式** 打开ModelSim应用程序界面后，进入菜单栏选项 “File -> Change Directory”，将当前工作区切换至先前由Vivado生成的仿真库所在位置。 - **映射仿真库** 利用ModelSim内置指令 `vmap` 来建立本地命名空间同实际物理地址间的关联关系。典型语法如下所示： ```tcl vmap my_lib_path /path/to/vivado/simulation/library/ ``` #### 3. 加载项目源码及时序约束 为了让ModelSim能够理解整个FPGA项目的结构及其行为特性，还需要导入原始RTL代码以及任何必要的综合后产生的时序数据。 - **添加HDL文件** 将所有的Verilog/VHDL描述加入工程管理窗口下对应的类别节点里去。右键单击“Design Libraries”下的某个特定库名（比如刚才提到过的my_lib），选择“Add Files...”。 - **应用时间参数** 如果存在SDF (Standard Delay Format) 文件，则同样应该将其附加给顶层实体实例化部分，从而反映精确延迟效果[^5]。 #### 4. 编写测试激励程序 编写恰当的Testbench模块对于验证电路功能至关重要。它负责提供输入信号序列，并捕获输出响应供分析之用。 ```verilog module tb_example; reg clk; wire out_signal; initial begin $dumpfile("waveform.vcd"); $dumpvars(0, uut); // Clock generation logic here... end endmodule ``` 上述片段展示了基本框架的一部分——初始化阶段设置了波形转储机制；而完整的周期性脉冲发生器则省略未展示出来[^2]。 #### 5. 启动仿真进程 当一切准备工作就绪以后，便可以从ModelSim界面上选取相应的Simulation子项来触发正式运算活动。“Run All Time”按钮允许一次性跑完全程模拟直至结束条件达成为止。 --- ###
评论 10
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA芯中的小蚂蚁

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值