modelsim
文章平均质量分 63
知识充实人生
积极的态度,佛系的人生,带领新手入门FPGA的世界,分享各种工具小妙招。
展开
-
Modelsim仿真问题解疑三:LM_LICENSE_FILE与Vivado命名冲突
modelsim和Vivado的环境变量名称都为LM_LICENSE_FILE,值配置为其中一个时会导致另一个值被覆盖。对LM_LICENSE_FILE同时配置modelsim和vivado的license路径,以分号;modelsim和Vivado同一时间只能使用一个,另一个会报license相关的错误。原创 2023-09-10 19:57:59 · 459 阅读 · 0 评论 -
Modelsim仿真问题解疑二:ERROR: [USF-ModelSim-70]
在Vivado中已配置modelsim为仿真工具后,运行仿真,报错USF-ModelSim-70和ERROR: [Vivado 12-4473]问题确认思路,根据报错提示,是compile.bat的问题,可能是执行权限的问题,找到compile.bat脚本,执行,命令窗口直接闪退。对modelsim配置正确的license,即环境变量值LM_LICENSE_FILE设置正确的license路径。桌面直接打开modelsim,无法打开,说明的确是license问题。原创 2023-09-10 19:58:04 · 1458 阅读 · 0 评论 -
FPGA基础之modelsim常见问题
modelsim使用常见问题原创 2023-01-10 22:05:08 · 1996 阅读 · 0 评论 -
Modelsim仿真操作指导
本文主要介绍只使用modelsim进行verilog仿真的详细操作,也介绍了常见的问题原创 2023-02-14 22:32:05 · 8781 阅读 · 0 评论 -
Modelsim仿真问题解疑:初始时间段内逻辑不符
GSR信号来源于FF_tb_func_impl.v文件的glbl模块,如下图,在125行定义了GSR信号,129行的initial模块中对GSR_int进行了赋值,初始值为1,等待ROC_WIDTH=100000(100ns)后状态变为0,符合前面的现象。在红框1内,当ce=1,clr=0,输入数据d变化时,输出out一直为0,不符合预期逻辑,红框2内,在输出结果正确,clr为1时清零,输出为0,ce=1,clr=0时,out跟随d变化,符合预期。100ns来自何处?功能简单,为一个异步清零的D触发器。原创 2023-07-09 15:57:37 · 639 阅读 · 0 评论