Xilinx ISE Black Box使用
正常的Xilinx设计,无论里面是否调用了IP核,可以封装成和普通的IP核一样的形式。由NGC网表文件和一个标有顶层模块输入输出的wrapper文件组成。在新的设计调用此生成的IP核的时候,只要将wrapper实例化即可。Translate的时候会自动替换成ngc文件。Ngc文件内包含了一些初始化内容,包括通过coe文件初始化的ram等等。
1、下面是具体操作的过程,现假设有一个已经完成的工程,在Synthesize上面右键,选择Process Properties
将Add I/O Buffers去掉,这是因为,正常的综合过程会在顶层模块加IO Buffer,但是我们生成的模块是用作其他设计的内部实例化,不用做顶层模块,因此要去掉。否则会报错,因为里面加了两次IO buffer。
2、然后就可以综合了,会得到to