- 博客(291)
- 资源 (2)
- 收藏
- 关注
RSS订阅转载 ZedBoard学习手记（二） 开发自定义AXI总线外设IP核——以LED和开关为例
想要发挥ZYNQ芯片的特长，让整个系统协同工作起来，就需要将PS与PL两部分结合在一起，在Cortex-A9核和FPGA逻辑资源之间建立通信的通道，这条通道就是AXI总线。ZedBoard推出的官方例子中已经介绍了如何将Xilinx做好的AXI总线IP（如AXI_Timer、AXI_GPIO等）添加到工程中，而下面就让我们一起来自己编写一个简单的AXI总线设备——读取板上的8个Swtich状态，并
2014-03-31 15:41:53
2484
转载 ZedBoard学习手记（一） First Step——建立Xilinx交叉编译环境
经过这段时间借由美信DIY大赛对ZedBoard的学习，略有所得，对这个新平台也有了一定的理解。在此称之为手记，算是边学边记了。既然还在学习，就自然会有一些谬误或不足，还望童鞋们指正啊。要开发ZedBoard最重要的是Xilinx ISE工具集，在这个IDE里能够完成大部分的逻辑及底层软件开发工作。如果做裸奔开发，一个IDE足矣，但是若不想一辈子不穿衣服，需要涉及Linux下的软件设计，就得在
2014-03-31 15:40:50
2074
转载 linux中export用法
常用用法：export PATH=$PATH:/home/zhaodw胜于修改环境变量，但只在本次登录中有效注意：（与shell变量相结合）1 =前PATH变量不加$符号2 再增加的路径用：追加功能说明：设置或显示环境变量。语 法：export [-fnp][变量名称]=[变量设置值]补充说明：在shell中执行程序时，shell会提供一组环境变量
2014-03-31 15:39:30
465
转载 make Image uImage与zImage的区别
内核编译（make）之后会生成两个文件，一个Image，一个zImage，其中Image为内核映像文件，而zImage为内核的一种映像压缩文件，Image大约为4M，而zImage不到2M。 那么uImage又是什么的？它是uboot专用的映像文件，它是在zImage之前加上一个长度为64字节的“头”，说明这个内核的版本、加载位置、生成时间、大小等信息；其0x40之后与zImage没
2014-03-30 01:02:50
538
原创 Fedora和Ubuntu指令差别（待补充）
1.重启网络 ubuntu：sudo /etc/init.d/networking restart Fedora：service network restart 2.网络安装 ubuntu：apt-get Fedora：yum
2014-03-30 01:01:43
787
原创 win7下实现VMware通过NAT上网
VMwware虚拟机上网对于Linux初学者是个很纠结的问题，往往通过各种配置都无法上网。本文介绍一种简单的设置方法。本文设置基于VMware8。 1.点击Edit->Virtual Network Editor->Restore Default. 2.选择网络连接方式为NAT。 3.将eth0配置为Automatic（DHCP）。
2014-03-30 00:39:59
770
转载 Ubuntu 出现apt-get: Package has no installation candidate问题
今天在安装软件的时候出现了Package has no installation candidate的问题，如：# apt-get install Reading package lists... DoneBuilding dependency tree... DonePackage aptitude is not available, but is referred to
2014-03-30 00:25:26
686
原创 ubuntu eth0找不到问题解决方案
ifconfig 找不到eth0解决方案： /etc/udev/rules.d/70-persistent-net.rules文件中记录了之前虚拟机中网卡的MAC地址，如果在操作中改变了网卡MAC地址，ubuntu就会出现找不到eth0的情况。只要删除这个文件，重启机器，ubuntu就会重新发现网卡并配置好，网络就可以用了。
2014-03-29 22:42:15
3006
1
原创 linux编译bad value (armv4t) for -march问题解决
编译arm内核时make出现下述问题： CHK include/linux/version.h CHK include/generated/utsrelease.h HOSTCC scripts/basic/fixdep HOSTCC scripts/basic/docproc HOSTCC scripts/basic/hashmake[1]
2014-03-29 20:39:55
2870
原创 make menuconfig 出现 Unable to find the Ncurses libraries 问题解决
编译内核时make menuconfig提示Unable to find the ncurses libraries or the required header files. 解决方案是Fedora下使用yum install -y ncurses-devel;Ubuntu 下使用sudo apt-get install ncurses-dev。 n
2014-03-28 15:32:59
688
原创 Verilog编程规范（补充中）
良好的编程规范可以提高设计人员的工作效率，方便非原作者对代码进行维护。一、命名约定1.文件的名称与模块的名称一致，arbiter.v文件内部模块为module arbiter。2.每个模块用一个文件表示，而且一个文件最多表示一个模块。3.在整个层次化的设计中采用不变的名称，例如在例化的时候，顶层模块和调用的底层模块的变量名称保持一致。 推荐使用如下的例化方式 blo
2014-03-26 17:23:13
2137
原创 三段式状态机的第一个输出状态
设计状态机时需要明确状态机各个状态是如何跳转的，要知道状态机是从哪一个状态开始输出的。 常用的三段式状态机设计一般采用三个alway语句： 1.第一个always语句描述时序逻辑，采用同步时序描述状态转移，更新current_state。 2.第二个always语句采用组合逻辑的方式判断状态转移条件、描述状态转移规律，根据current_state和输入条
2014-03-22 20:09:57
1749
1
转载 状态机设计
参考了网上的一些前辈blog和自己搜集到的资料，整理了一下读书笔记，虽然内容基本上都是别人写的，但是整理起来也好累 = =1. 有限状态机FSM（Finite State Machine）组成元素：输入、状态、状态转移条件、输出；可以分为两类：Mealy状态机：时序逻辑的输出不仅取决于当前状态，还与输入有关；Moore状态机：时序
2014-03-22 09:18:47
5623
2
转载 NOR FLASH 和NAND FLASH 问题
一：地址空间的分配1:s3c2440是32位的，所以可以寻址4GB空间，内存（SDRAM）和端口（特殊寄存器），还有ROM都映射到同一个4G空间里.2:开发板上一般都用SDRAM做内存flash（nor、nand）来当做ROM。其中nand flash没有地址线，一次至少要读一页(512B).其他两个有地址线3:norflash不用来运行代码，只用来存储代码，NORflas
2014-03-20 19:14:02
1041
原创 用Matlab生成txt格式波形数据
在用Modelsim仿真时，testbench设计时常会用到系统任务$readmemb和$readmemh，可以从txt文件读取二进制或者是十六进制数据，作为仿真激励。原始数据的生成可以借助Matlab实现，通过Matlab可以生成需要的波形，Matlab中的fopen和fprintf函数可以生成txt格式文件，并将波形数据以整型（%d）实数（%f）十六进制（%x）格式存入txt文件，但是需要注意
2014-03-19 16:01:52
10504
转载 verilog中阻塞赋值和非阻塞赋值的区别
1、阻塞赋值操作符用等号(即 = )表示。“阻塞”是指在进程语句（initial和always）中，当前的赋值语句阻断了其后的语句，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时赋给左边变量。例如：当执行“x=next_x;”时，x会立即的到next_x的值。而下一句“y=x;”必须等到
2014-03-19 00:17:35
17074
6
转载 Wire与Reg的使用方式测试报告
1、基本测试项语法测试结果说明组合：=(assign/initial/always_with_no_clk) assign用且仅用=，左值用且仅用wireinitial和always左值用且仅用reg，=和都可以，但是一般情况下，组合用=，时序用时序：(always_with_c
2014-03-18 23:52:23
2132
转载 FPGA组合逻辑部件LUT的基本原理
数字逻辑电路一般都是时序部件(触发器)+组合逻辑(与门，或门，异或门等)来完成一系列的功能。既然完成一个特定的功能可以通过组合逻辑来实现，为什么要引入时序逻辑呢？ 这是因为时序逻辑是基于时钟沿(上升沿或者下降沿)触发，只有在时钟边沿数据才会被锁存，具有良好的去毛刺，抑制干扰作用，保证了数字电路功能的正确性和稳定性。（这方面原理将会在下一篇博文中说明）。既然构成数字逻辑最重要的部件是组
2014-03-17 22:26:56
11259
转载 Xilinx全局时钟资源BUFG，IBUFG，BUFGP，IBUFGDS等含义以及使用
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM
2014-03-14 15:05:51
4408
转载 FPGA时钟讨论
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。1．全局时钟
2014-03-14 15:00:01
917
转载 基于matlab FPGA verilog的FIR滤波器设计
FIR滤波器说明FPGA verilog的FIR滤波器设计（原创）" title="基于matlab FPGA verilog的FIR滤波器设计（原创）" style="margin:0px; padding:0px; border:0px; list-style:none">FPGA verilog的FIR滤波器设计（原创）" title="基于matlab FPGA ver
2014-03-13 17:01:02
4658
转载 Verilog HDL无符号数和有符号数运算
执行算术操作和赋值时，注意哪些操作数为无符号数、哪些操作数为有符号数非常重要。无符号数存储在：* 线网* 一般寄存器* 基数格式表示形式的整数 有符号数存储在：* 整数寄存器* 十进制形式的整数 下面是一些赋值语句的实例：reg [0:5] Bar;integer Tab;. . .Bar = -4
2014-03-13 09:33:10
5971
2
转载 FPGA 有符号，无符号
test_signed.vmodule test_signed(clk,data_out); parameter Data_OUT_WIDTH = 5; input clk;// output signed[Data_OUT_WIDTH - 1 : 0]data_out; output [Data_OUT_WIDTH - 1 : 0]data_out; assign d
2014-03-13 09:12:35
2562
转载 FPGA 补码存在的意义
每一个人都有存在的意义， 有的人用一生的时间去寻找自己的存在意义， 有的人则是经过生活的大反转，看到了自己存在意义，有的人则不闻不问 ... 当然补码也有存在的意义， 补码存在的意义， 就是避免计算机去做减法的操作。 为什么数字电路中要使用补码呢？因为：作减法运算时，如果两个数是用原码表示的，则首先需要比较两数绝对值的大小，然后以绝对值大的一个作为被减数、绝对值小的一个作为减数，求出差值，并以
2014-03-13 09:09:50
2740
转载 matlab和FPGA中无符号数和有符号数的转化（转）
在FPGA 设计过程中经常会遇到关于数表示之间的转化问题，最常见的是无符号数和有符号数之间的转化问题。（1）在FPGA设计过程中，能够很直接的看出数字的位宽，但经常以无符号数的形式输出，在后继的处理中往往要将之转化为有符号数（如：计算频谱）：对于一个比特宽度为W的有符号数，其值往往可以表示为(令W = 4)： -1*b3*2^3 + b2*2^2 + b1*2^1 + b0*2^
2014-03-13 09:08:22
3191
转载 fpga中从有符号数、无符号数衍生
在设计中，所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算，对于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作，无符号数直接采用“*”运算符，有符号数运算可通过定义输出为 signed 来处理。通过“*”运算符完成有符号数的乘法运算。module ceshi (out, clk, a, b); output [15:0] out;
2014-03-13 08:59:00
1484
转载 离散傅里叶变换DFT
DFT是为适应计算机分析傅里叶变换规定的一种专门运算，本章是数字信号处理课程的重点章节。 3.7用DFT进行频谱分析 1.用DFT对连续信号进行谱分析 （1）原理 （2）频率分辨率与DFT参数的选择 频率分辨率是指所用的算法能将信号中两个靠得很近的谱峰分开的能力。 设是一个带限的连续时间信号，最高频率为fc，根据时域采样定理，采样频率
2014-03-08 15:03:31
2713
1
转载 离合器&变速器原理
视频讲解链接：变速器http://www.tudou.com/programs/view/8Q06524sGm8/ 离合器http://www.tudou.com/programs/view/u8FkKK1UOQg/发动机有根输出轴输出动力然后变速箱有一根输入轴，从发动机获得动力一根输出轴，输出到车轮。然后变速
2014-03-02 15:32:14
1776
转载 FPGA开发技巧之同步复位与异步复位的理解
前两天和师兄讨论了一下design rule其中提到了同步异步复位的比较这个常见问题，据说也是IC公司经常问到的一面试题。后来在网上看了些相关资料，终于在这一点有了比较清晰的感念，眼看就要实习了，唯恐同学们面试时阴沟里翻船，特此将这个问题总结如下（如果你对：你在设计中如何复位？为什么这样复位？这两个问题概念清晰，本贴可以略过）一、概念：同步复位：就是指复位信号只有在时钟上升
2014-03-02 11:17:36
914
转载 Marvell面试经历 ZZ
接触到这家公司也是一个非常偶然的机会。一个上一级的师兄说他可以帮忙推荐，让我们都发邮件给他。抱着试试看的心情就将简历和成绩单发了过去。在差不多我都要忘记这家公司的名字时，手机响了，来电显示为一个上海的号码。我当时非常奇怪，貌似我和上海也没多大的瓜葛。来电的正是marvell公司，那人在电话里让我介绍了一下我做项目的情况，期间也提了一些关于项目的问题。最后和我说他们会到这边来进行面试，让我随时保持手
2014-02-27 21:02:56
2463
2
转载 Marvell 2014美满电子校园招聘全面启动!
Marvell 2014美满电子校园招聘全面启动! Your Heart, Your Marvell! 美满生活，从芯开始！ 接触核心技术，你将和来自各国的技术达人共同探讨Linux、Android、Hardware、ASIC…； 铸就美满未来，你将突破时空的界限，成就全球技术沟通和互联无极限的梦想； 在这里，你的工作让世界发生改变… 选择
2014-02-27 20:03:08
936
转载 【转】华为硬件工程师要求
数字芯片工程师负责数字芯片的详细设计、实现和维护以及综合、形式验证、STA、CRG设计等工作；2、及时编写各种设计文档和标准化资料，理解并认同公司的开发流程、规范和制度，实现资源、经验共享。微电子、计算机、通信工程、自动化、电磁场等相关专业；2、符合如下任一条件者优先：1）熟悉VHDL/Verilog、SV等数字芯片设计及验证语言，参与过FPGA设计或验证；2）具备
2014-02-27 19:50:33
3396
转载 【转】英文面试决胜关键
一、回避硬伤的三项注意事项 当面试进入一定阶段，有的企业根据需要，可能会加上英文面试，能到这个阶段，也预示着你正向梦想的职位最后冲刺，这轮面试的分量可想而知，所以你应该确保在面试中发挥最佳状态。毕业生求职攻克交流障碍，帮助自己回避硬伤的注意事项如下： 1.回答语速切莫过快 英文面试的第一目的是让国外主管了解你，甚至对你感兴趣，最重要的是展示你的综合素质，绝非单单的语言
2014-02-27 19:42:05
688
转载 丰富的笔面试经验2---少年仍需努力(EDN)
写在前面：今年的就业形势我就不多说了。。。上一篇的笔面试经历我觉得对群里的小伙伴或后面进来的小伙伴多多少少有些帮助，所以写了第二篇，一方面是对自己这一个多月来找工作的总结，另一方面给后续的小伙伴找工作提供点帮助； 我做的方向是IC（或soc或fpga开发）设计，如果有帮助请赞下，也让我觉得这么多的记录还是有用的。 有人问我最后工作去了哪，我比较偏向于去苏州，所以就去
2014-02-27 19:36:18
1360
转载 华为面试归来
考刚开始时虑到不会签华为，所以就没打算去参加华为的面试，但是后来仔细想了想这应该是一次满正规的面试，也许会对后面的面试有所帮助，所以就选择去了。面试安排时间为9月16号下午2:50，我15号的时候就过去准备了，下面记录一下历程，不够完整，忘对大家有所帮助。我面试的是芯片设计类的，我2点10分左右到的南京华为研究所，在软件大道站下，走1千米左右的路程就能看到了，现在大厅内登记，发一张卡贴在胸
2014-02-27 19:34:37
1142
转载 【转】项目面试-如何介绍自己的项目
这篇文章面向范围：CS或EE专业硕士，研究生期间参与过较正规项目，所投职位为Dev或Test。限定1：为何限定专业？我对这两个专业方向都比较了解，国内高校实验室的培养也大体了解，其他专业恐班门弄斧。限定2：该文章充其量解决从小到大的问题，不负责解决从无到有的问题。限定3：所投职位为纯技术职位（Test也希望是偏开发的Test），如果投PM甚至是Sales，对
2014-02-27 17:24:52
1455
转载 【转】常见面试问题
面试问题1、 请你自我介绍一下自己好吗？ 回答提示：一般人回答这个问题过于平常，只说姓名、年龄、爱好、工作经验，这些在简历上都有。其实，企业最希望知道的是求职者能否胜任工作，包括：最强的技能、最深入研究的知识领域、个性中最积极的部分、做过的最成功的事，主要的成就等，这些都可以和学习无关，也可以和学习有关，但要突出积极的个性和做事的能力，说得合情合理企业才会相信。企业很重视一个人的礼貌，
2014-02-27 17:22:59
580
转载 各大IT/IC公司offer比较
1：本人西电通院2013届毕业硕士，根据今年找工作的情况以及身边同学的汇总，总结各大公司的待遇如下，吐血奉献给各位学弟学妹，公司比较全，你想去的公司不在这里面，基本上是无名小公司了；但无名小公司有时也很给力。以下绝对是各大公司2013届校招的数据，少数几个是2012 2011的数据，都已经特别注明，数据真实重要性高于一切！！！2013年以前的数据来源：西电好网论坛和西电睿思论坛，应届生论坛，选
2014-02-27 17:08:10
9008
2
转载 独热码one-hot code
1.独热码概念 独热码，在英文文献中称做 one-hot code, 直观来说就是有多少个状态就有多少比特，而且只有一个比特为1，其他全为0的一种码制。通常，在通信网络协议栈中，使用八位或者十六位状态的独热码，且系统占用其中一个状态码，余下的可以供用户使用。 例如，有6个状态的独热码状态编码为：000001，000010，000100，001000，01
2014-02-27 16:45:57
3860
转载 找工作经历（供参考）
2007年10月10号晚上坐了30多小时的火车来到了南京航空航天大学.在之前已经有3家公司通知我去面试:南京沁恒科技有限公司.上海精视科技有限公司.上海高微仪器有限公司.10月10号晚上，参加索尼（苏州、无锡）的宣讲会：这是我到南京之后的参加的第一个校园宣讲会，怀着一颗好奇心来到南航的多媒体教室。但是结果却是让我失望的，他们竟然不要研究生，只要本科生，而且要本科
2014-02-26 16:10:12
2643
DE2引脚配置CSV文件
2014-02-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人