FPGA 有符号，无符号

test_signed.v

module test_signed(clk,data_out);

	parameter Data_OUT_WIDTH = 5;
	
	input clk;
//	output signed[Data_OUT_WIDTH - 1 : 0]data_out;
	output [Data_OUT_WIDTH - 1 : 0]data_out;
	
	assign data_out = -2;
endmodule

test_signed_tb

module test_signed_tb;
	
	parameter Data_OUT_WIDTH = 5;
	reg clk;
	
	initial
		begin
			clk = 0;
		end
	always #10 clk = ~clk;
	
	
	
	wire  [Data_OUT_WIDTH - 1 : 0] data_out;
	//wire  [Data_OUT_WIDTH - 1 : 0] data_out;
	
	test_signed test_signed_inst(clk,data_out);
	
	reg signed [Data_OUT_WIDTH - 1 : 0] Temp_data_out = 0;
	
	always @(posedge clk)
		begin
			Temp_data_out <= data_out;
		end
		
	wire signed[15 : 0] result;
	wire signed[4:0] mux = 2; 
	assign result = Temp_data_out * mux;
endmodule

  
  


  
  

 

FPGA默认的数据类型都是无符号的数据。

如果有符号上的要求，一定要注明 reg signed[] 或者 wire signed                 input signed 或者 output signed

在这样声明之后，FPGA在进行数据操作（如加减乘除）就会把数据当为signed 取处理。

例如：乘法器，在默认情况下例化的都是无符号型。如果你的输入数据a，和b都声明为符号数，如reg signed那么这个乘法器就会被例化为有符号型的乘法器。

但是当一个有符号数和一个无符号数进行乘法操作时，这是乘法器就会被例化为无符号型（即默认）??

所以：总之，正数和负数处理时都是按照补码的形式处理，具体究竟把这些补码理解为符号型还是无符号型，这就要看reg signed这样的声明了。如果声明了就把这些数据当做符号型操作，如果没有声明，就当做无符号型操作（即都是正数）

说白了，也就是一句话，所谓的signed只有在参与运算的过程中才会有作用，再连线方面或是其他方面，没有任何作用，因为都是补码