- 博客(5)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 随想录（写给那些学校不是985、211的同学们）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 每年的6、7月份都是一年一度的毕业季。按照某些新闻机构的统计数字来说，现在每一年毕业的人数达到了600万之多。然而随着社会经济的放缓、贫富差距的拉开，找工作变得越来越困难。公务员考试不好考、事业单位进不去、国有企业和外资企业门槛高、中小企业不规范，对于那些不是985、211的同学，一切
2013-05-19 23:08:03
6960
12
原创 verilog学习记（加法器）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 编程语言，光看书其实作用不大的，关键还需要自己进行实践。看书的时候，你觉得自己明白了、弄懂了，等到用modelsim实践的时候还是会出现这样那样的问题。因此，还是希望自己能够不断地训练和练习，这样可以达到熟能生巧的程度。就今天的加法器来说，其实内容还是比较简单的。主要就是数值和进位
2013-05-14 21:04:15
14650
2
原创 verilog学习记（时序电路）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 其实，在我看来不管学什么语言，必须去实践。其实，经过自己不断的打磨和练习，才能真正从错误中得到知识和经验。·前面一篇博文说到了逻辑电路和时序电路，其实我们今天可以写一个简单的时序电路，循环计数就可以了。module count(clk, reset, data); input
2013-05-08 20:35:41
9761
1
原创 verilog学习记（快速入门）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 在前面的一篇博客中，我们说到可以使用modelsim对verilog进行测试和仿真。事实上，还有很多开源的工具可以使用，比如说iverilog+gtkwave，大家如果有兴趣，可以在网上查找相关的内容。现在的芯片设计越来越复杂，如果按照基本的门电路设计，那么效率是非常低的。恰当地使
2013-05-07 21:49:26
16210
1
原创 verilog学习记（开头篇）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 自从来苏州工作以后，写博客的频率明显降低了。这倒不是因为自己没有什么东西可以说的，主要是因为要学习和掌握的东西实在太多了。之前在国内一家通信公司工作，工作内容主要以操作系统、驱动和协议居多。但是来到现在的芯片公司之后，发现自己还需要了解更多底层的东西。对我个人来说，...
2013-05-05 23:33:48
9699
4
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人