FPGA editor 使用简介1

最新推荐文章于 2024-07-27 16:15:20 发布
最新推荐文章于 2024-07-27 16:15:20 发布
阅读量4.8k 收藏 28
点赞数 1
文章标签： xilinx ise FPGA editor 手动布线 时序约束
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/my_share/article/details/47679615
版权
本文介绍了如何使用FPGA Editor高效地修改FPGA设计中的错误，包括更改信号极性、手动布线、时序约束调整以及利用ILA和Probe进行调试。通过实例展示了从启动编辑器到完成修改的步骤，强调了其在节省时间和提高设计效率方面的优势。
摘要由CSDN通过智能技术生成
FPGA Editor，相信和Xilinx FPGA打过交道的人大都听说过，但用过的人就不是很多。我可以负责任的说，你一旦用过FPGA Editor，就会爱不释手，不能自已。
我毛华望QQ849886241。技术博客http://blog.csdn.net/my_share  
好像很多的图都看不到了。网址一个。http://blog.sina.com.cn/s/articlelist_1836601230_0_1.html 这里有一些内容。
一、FPGA Editor是个啥
FPGA Editor是Xilinx提供的一个强大的FPGA后端工具，能够查看P&R（Place and Route)之后的网表，并对其进行修改。请看如下几个场景：
  • 一个巨大的设计，把Reset的极性搞反了。改RTL重新编译？时间就是这么浪费的，用Fpga Editor吧，几分钟搞定。
  • IO本应该上拉的，结果忘了。LVDS没有外部跨接电阻，但忘了加DIFF_TERM。加约束重新P&R？还是用Fpga Editor吧。
  • 有一些简单逻辑搞错了，想要将if(a==2'b10)改成if(a>=2'b10)，这也是可以用Fgpa Editor来完成的。
  • 把内部变量引向引脚，修改chipscope，用FPGA Editor快捷很多。
  • 调节IDELAY的延时，PLL的相位，FPGA Editor。
  • 手动调整布局布线，这个FPGA Editor可以做，但很多时候很难做。。。
节省时间，提高效率是FPGA Editor带来的最大便利，但有一点要格外小心，用FPGA Editor修改后的网表有可能和会和RTL不对应，调试成功之后记得做好善后工作。

二、启动FPGA Editor
FPGA Editor可以从ISE里面启动，也可以单独启动。ISE里面启动的位置见下图：
强大的工具——FPGA <wbr>Editor（一）
起来之后选择File->Main Properties，检查一些Edit Mode，默认情况下是不允许更改网表的。改成Read Write就可以为所欲为了。
强大的工具——FPGA <wbr>Editor（一）

三、界面布局
强大的工具——FPGA <wbr>Editor（一）
界面上大概是这么几块：
最低0.47元/天 解锁文章
my_share
关注
强大的工具——FPGA Editor（一）
qq_23543041的博客
11-04 1732
FPGA Editor，相信和Xilinx FPGA打过交道的人大都听说过，但用过的人就不是很多。我可以负责任的说，你一旦用过FPGA Editor，就会爱不释手，不能自已。 一、FPGA Editor是个啥 FPGA Editor是Xilinx提供的一个强大的FPGA后端工具，能够查看P&R（Place and Route)之后的网表，并对其进行修改。请看如下几个场景： 一个巨大的设计，把Reset的极性搞反了。改RTL重新编译？时间就是这么浪费的，用Fpga Editor吧，几分钟搞定
Xilinx FPGA开发实用教程（第2版)
12-21
Xilinx FPGA开发实用教程（第2版)
Vivado如何打开 Address Editor 编辑对应的总线接口地址空间映射
最新发布
qq_45910789的博客
07-27 800
本文仅为记录在学习AXI4总线过程中vivado的使用技巧，以及记录Address Editor 使用方法；1.Address Editor（地址编辑器）简介（GPT）Address Editor（地址编辑器）用于管理和配置FPGA设计中的IP核和外设的地址空间。它允许设计者指定每个IP核或外设在FPGA的物理地址范围内的具体位置和大小。不同的 IP 核和内存资源需要映射到特定的地址空间。
FPGA Editor（五）——稍为复杂的调整
qq_23543041的博客
11-07 458
FPGA Editor除了可以更改各个单元的属性之外，也可以进行Place、Route、增加单元、删除单元等工作。这样就可以对后端网表做出更多的修改。 一、移动单元 有些情况下我们想要微调一下某些单元的位置，比如引脚分配错了、改善时序等等。这些工作可以通过三个步骤来完成： 1.Unplace想要移动的单元。在选中的单元上右键，选择unplace。 2.将单元place到新位置。在list栏中找到需要place的单元，在array栏中找到想要place的位置，将list栏内的单元拖拽到ar...
FPGA_editor学习记录
weixin_30568591的博客
07-30 558
FPGA editor 概述 主要在约束限制条件下，进行电路的手动布局和布线功能并将电路转换成可下载的二进制bit形式；同时可以完全在该环境下进行电路的完全设计实现。 1. 输入文件 NCD：带布线信息的设计文件 PCF：物理约束文件 ELF：二进制数据文件，包含可在CPU上运行的代码 drf：二进制数据文件，包含可在CPU上运行的代码，并添加了调试信息 mem：保存连续数据的简...
FPGA Editor（二）——修改输入信号极性
qq_23543041的博客
11-07 724
有时不小心会把某些控制信号的极性搞错了，比如复位啊、片选啊、使能啊一类的。这种错误令人恼火，其实FPGA Editor可以轻松应对。 第一步，启动FPGA Editor，并将工作模式更改为可读写。 第二步：在List栏里搜索需要更改极性的信号，rstn。 第三步，选中rstn对应的IOB。在list栏中选中rstn，然后通过zoom select按钮将IOB放大。 第四步，双击rstn所在的IOB，打开IOB的结构。 看红色方块里的部分，输入部分被分为两路：一路直通，.
FPGA／CPLD设计工具——Xilinx ISE使用详解
06-23
FPGA／CPLD设计工具——Xilinx ISE使用详解
嵌入式系统/ARM技术中的利用FPGA Editor修改ChipScope Pro Core的信号输出
11-17
利用FPGA Editor和ChipScope Proェ具的协同工作，可在FPGA Editor中对器件内的ChipScope Pro Core探点直接修改。由于不再布局布线，不仅提高了工作效率，同时ChipScope Pro Analyzer的跟踪和分析也
Vivado FPGA Editor
07-28
例如，如果设计中Reset的极性搞反了，可以使用FPGA Editor快速修改，而无需重新编译RTL。同样地，如果忘记添加IO上拉或LVDS的外部跨接电阻，也可以使用FPGA Editor进行修正，而无需重新进行P&R。此外，FPGA Editor还...
使用FPGA底层编辑器一
01-19
在Place ＆ Route布局布线流程中双击【View／Edit Routed Design（FPGA Editor）】选项，出现图1所示的界面。在布局布线流程中运行底层编辑器与映射（Map）流程中执行的结果是有区别的，其中包含所有布线的详细信息...
在FPGA Editor中将模块做成Hard Marco
qq_36480087的博客
09-10 1040
参考链接：https://china.xilinx.com/support/answers/10901.html 利用FPGA Editor将RO制作成Hard Macro的具体步骤如下： 1）完成RO代码的编写之后，在ucf文件中对RO的布局位置进行约束，完成综合及布局布线之后，打开FPGA Editor工具查看实际的电路版图。 2）将文件另存为硬核文件，这样将在工程下生成一个nmc文件。 3）更改文件属性，点击File菜单下的Main Properties选项卡，将Edit Mode....
实际开发中需要手动改动FPGA 布局布线吗
xuexiaokkk的博客
03-07 5116
实际开发中需要手动改动FPGA 布局布线吗 使用厂家的开发工具，比如QUARTUS，进行编译实际上就已经把综合、布局布线自动执行完了，有些书还把布局布线这块用了很大的篇幅进行介绍，是否有时候需要改动系统自动产生的布局布线呢？ flyingstar (2011-10-08 18:58:46) 由时序决定吧，时序不满足要求，有时候可以手动修改
cpld xilinx 定义全局时钟_FPGA/CPLD设计工具：Xilinx ISE使用详解
weixin_39611820的博客
12-22 518
第1章ISE系统简介11.1FPGA/CPLD简介11.1.1FPGA/CPLD的基本原理21.1.2FPGA和CPLD的特点71.2FPGA/CPLD的设计流程91.3ISE系列产品的特点111.3.1特点综述111.3.2ISE的新增特性121.4ISE6.x支持的器件141.5ISE的4个软件系列141.6...
Xilinx FPGA 学习笔记一-chipscope 无法观察信号 BUFG
热门推荐
七水的博客
04-28 3万+
今天开始试着使用chipscope，写了一个简单的流水灯的例程，开始综合布线的时候没有问题，但是加上chipscope 以后，综合就总报错。 第一种情况：用chipscope直接观察全局时钟信号，即BUFG信号-----X 错误如下： ERROR:Place:1136 - This design contains a global buffer instance,    , driving
提升创造力的数字设计工具：FPGA Editor （转载）
leehyfer的专栏
12-19 854
提升创造力的数字设计工具：FPGA Editor 转载自 http://www.eeworld.com.cn/FPGA/2009/0312/article_515.html关键字：FPGA Editor 数字设计       工程师在设计过程中，经常需要一定的创造力(不妨称之为数字管道胶带)才能够保证设计的顺利完成。过去8年时间里，我曾经目睹许多优秀工程师利用这一方法出色地完成了许多工
FPGA editor 的使用之一 ------ Probe探针
weixin_30466421的博客
04-15 1115
　　做FPGA设计经常会用到FPGA editor工具，今天开始总结下使用FPGA editor工具的经验。 1、添加probes 　　在debug时，经常要分析设计中的某一个信号的状态变化，需要观测这个信号，重新做FPGA版本又耗时太长。 这时FPGA editor能够很方便的实现这一需求。运用探针Probes功能，可以将内部信号锁定到FPGA的外部引脚，从而 观察该信号。 　　打开F...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值