读书笔记(Verilog HDL那些事儿_建模篇1)

  
  读书笔记(Verilog HDL那些事儿_建模篇1)
  
  说明：写代码总感觉不是很好，向前辈学习，提升自己。
  
  感悟：1: 系统 -> 封装 -> 模块 这样的层次结构不只是Verilog,基本所有的代码都是
                 可以这样划分的。
             2: “代码风格”或者“代码结构”的确是需要好好考虑的问题。相同的“代码风格”
                 便于阅读和维护。
             3: 大多数代码设计都是按照数据流先后顺序进行的,因此在各模块实现过程中
                 使用“仿顺序操作”的确可以使设计思路更清晰,当然,其中的问题就是如何从
                 千丝万缕的功能中将模块细化,这个过程很费时间,当确定了各个模块的功能,
                 整个系统构架也就呈现在了眼前,再根据系统构架优化各个模块功能,如此迭代,
                 终能实现繁杂的系统功能.
  

  进度：完毕（时间问题，只关注编程思想）

  整理来自：时间的诗

  
  
  1、系统建模 模块封装 模块
  
  2、模块封装：低级建模就是这样一回事，早期的建