FPGA基础知识3（xilinx CLB资源详解--slice、分布式RAM和Block ram）

 来源：http://www.eefocus.com/b3574027/blog/15-05/312609_2e5ad.html

以下分析基于xilinx 7系列

CLB是xilinx基本逻辑单元，每个CLB包含两个slices，每个slices由4个（A,B,C,D）6输入LUT和8个寄存器组成。

 同一CLB中的两片slices没有直接的线路连接，分属于两个不同的列。每列拥有独立的快速进位链资源。

slice分为两种类型 SLICEL,  SLICEM .  SLICEL可用于产生逻辑，算术，ROM。 SLICEM除以上作用外还可配置成分布式RAM或32位的移位寄存器。每个CLB可包含两个SLICEL或者一个SLICEL与一个SLICEM.