百度脑图
http://naotu.baidu.com/file/dd0ee94bbe818818c6b4850e04d3ff44?token=1d4a7f4baa27e97a
背景
定义
12pins,数量少,成本低,频率要求高
ctrl+phy的结构,是常见高速接口的结构形式。phy可以外置。
rgmii即reduce Gigabit MII。reduce pin数量,是通过双边沿采样实现的
类比
mii
rmii
gmii
rgmii
结构图
框图
信号描述
时序图
关键点分析
- txc,即txclk,这个时钟来源是非phy和ctrl的,是由芯片其它部件的pll产生
- 针对当前工程用的fpga板,10M/100Mbps带宽可以来自DDRPHY100MHz分频。
- txc、rxc的时钟频率与以太网带宽的关系
- 10M带宽对应的是2.5MHz,因为4bit*2.5M=10Mbps
- 100M带宽对应的是25MHz,因为4bit*25M=100Mbps
- 1000M带宽对应的是125MHz,因为250MHz频率太高,所以采用双边沿采样技术(会带来设计复杂度)。4bit*125M*2=1000Mbps
- txctrl、rxctrl这两个信号
- 针对当前工程用的fpga板,tx_ctrl是txen&~txerr的组合逻辑意义
- 针对当前工程用的fpga板,rx_ctrl是rxen&~rxerr的组合逻辑意义
- 由时序图也可以看出来,tx_ctrl不能简单等同为txen
MDI/MDIX接口 (即串口)
MDI/MDIX接口 - CSDN博客 https://blog.csdn.net/daydring/article/details/42419137