INCISIV14.10.001下载与安装,简单教程

本文提供了一份详尽的NCVerilog 14.10.001版本安装指南,适用于RHEL7.2(64位)系统,并且特别强调了其对UVM环境的支持。文中详细介绍了从下载资源、安装步骤、license破解到环境变量设置的全过程,并针对安装过程中可能遇到的问题给出了具体的解决方案。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

INCISIV14.10.001是cadence的ncverilog仿真工具。
网上很多资源不靠谱,下载完成后文件损坏;也有很多老版本,不适合UVM环境的仿真。
终于找到一个靠谱的资源,并在RHEL7.2(64bit)操作系统里安装成功(可进行UVM环境的仿真),特此记录。

注意:以下安装介绍,有部分设置是参考INCISIVE_13.10.001;当前教程里,没有做相关设置的更新,读者看懂后,请自己更新改动。

INCISIV14.10.001 下载

百度搜索关键词 “INCISIV14.10.001”。因为涉及盗版,我不给出百度云下载网址了。
是在eetop网站里搜索到的。
不过,经实践证明,免费而且可以UVM代码仿真;另外百度云下载很慢,用了4天才完成。所以下载完成后,一定记得备份到本地硬盘里。
这里写图片描述

INCISIV14.10.001 安装

基本步骤:
1. 下载的安装包里,./CDROM1/SETUP.SH,执行即可。
2. 执行期间需要指定安装目录,依照要求指定;
3. 执行期间可能因为操作系统的缘故,缺少很多.so文件,大多是因为32位安装程序导致的error。本人所用操作系统为RHEL7.2,通过命令yum provides xxxx.so,去安装缺少的库文件。安装可能需要了解yum命令以及RHEL7.2的yum源配置改为centos的知识
(参考redhat7.2配置yum源 - iamqilei@qq.com - 博客频道 - CSDN.NET
http://blog.csdn.net/u011729865/article/details/54175615)。
4. 执行到最后,会出现InstallScape的图形界面。参考下面的安装文档即可。
INCISIV 13.10.001 安装文件和crack破解(NCsim13.1,IES13.1 , NC-verilog13.1) - FPGA/ASIC资料共享 - FPGA|CPLD|ASIC论坛 - 中国电子顶级开发网论坛(EETOP) 最大最火的半导体、集成电路、IC设计、嵌入式设计、电子电路、电子工程师论坛
http://bbs.eetop.cn/thread-462606-1-1.html

license破解

原有安装包下载,并没有附带license破解工具。

在eetop里找到的这个license不错,还支持simvision窗口的“UVM Sequence View” 功能;debug uvm环境,有更多便利。

license.zip_免费高速下载|百度网盘-分享无限制
https://pan.baidu.com/share/link?shareid=359163732&uk=2969622336

license安装步骤参考本教程的最后网址。

csh下的环境变量设置

INCISIVE_13.10.001的环境变量配置如下:(使用csh设置的环境变量,如需改成bash,自行更改即可。)

setenv CDSDIR /export/tool/INCISIVE_13.10.001
setenv CDS_ROOT $CDSDIR
setenv CDS_INST_DIR $CDSDIR
setenv CDS_INSTALL_DIR $CDSDIR/tools/dfII
setenv LM_LICENSE_FILE $CDSDIR/license/cds-flexlm/cadence.dat:$ LM_LICENSE_FILE
setenv CDS_AUTO_64BIT ALL
setenv PATH $CDSDIR/tools/bin:$CDSDIR/tools/dfII/bin:.:$PATH

安装后的效果图

这里写图片描述

RHEL系统如果遇到下述问题

错误现象:license有问题。
解决过程:
1. lmgrd -c
提示缺少/lib/ld-lsb.so.3,32位。
2. yum install redhat-lsb.i686;发现仍有问题。
3. 后来网络搜索,采取下面的方式,解决。
ln -s /lib/ld-linux.so.2 /lib/ld-lsb.so.3

参考

INCISIV 13.10.001 安装文件和crack破解(NCsim13.1,IES13.1 , NC-verilog13.1) - FPGA/ASIC资料共享 - FPGA|CPLD|ASIC论坛 - 中国电子顶级开发网论坛(EETOP) 最大最火的半导体、集成电路、IC设计、嵌入式设计、电子电路、电子工程师论坛
http://bbs.eetop.cn/thread-462606-1-1.html

评论 14
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值