组合逻辑电路的分析与设计

一、实验目的

掌握组合逻辑电路的分析与设计。掌握真值表、逻辑函数表达式、卡诺图化简基本概念和方法。

二、实验原理

使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图3-1所示。

图3-1组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。

三、实验内容:

1.组合逻辑电路--四路表决器

用“与非”门设计一个表决电路:当四个输入端A、B、C、D中有三个或四个为“1”时，输出端才为"1"。
设计步骤:根据题意列出真值表如表3-1所示，再填入卡诺图表3-2 中。
表3-1真值表

现在Logsim中仿真验证电路的逻辑性，
然后再在实验板上用硬件实现并验证:在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块74LS20。按图3-2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表(自拟)要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表3-1进行比较，验证所设计的逻辑电路是否符合要求。

2、组合逻辑电路-1位全加器

使用Logsim提供的“分析组合逻辑电路”的智能功能，重新完成4路表决器实验

步骤如下：