基于vivado的ad9680 FPGA芯片测试程序,1g采样率lane4。 verilog编写,包括配置ad,配置时钟,jesd204b接收
ID:74500658820254050
立减 ¥
请填写红包祝福语或标题
红包个数最小为10个
红包金额最低5元
抵扣说明:
1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。 2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。