FPGA AD9656 9680 9689 ADJ3200 2700 JESD204B 调试 驱动开发

最新推荐文章于 2024-05-27 23:22:12 发布
最新推荐文章于 2024-05-27 23:22:12 发布
阅读量2.3k 收藏
点赞数
分类专栏： 高速AD DA开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jingjiankai5228/article/details/105900418
版权 
最近有做过这3个AD的驱动开发，等有空的时候来更新一下具体驱动
FPGA_Linuxer
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
FMC子卡：AD9680子卡 / 基于 VITA57.1 标准的 4 路 500MSPS/1GSPS 14 位 AD 采集子卡
F_white的博客
09-28 1596
FMC139 是一款基于 VITA57.1 标准规范的 JESD204B 接口FMC 子卡模块，该模块可以实现 4 路 14-bit500MSPS/1GSPSADC 采集功能。板卡ADC ： AD9680 。全功率-3dB 模拟输入带宽可达 2GHz。该 ADC 与 FPGA 的主机接口通过 8通道的高速串行 GTX 收发器进行互联。 该板卡可用于通信与无线基础设施、雷达、宽频带通信、毫米 波通信、自动测试设备等。 实物图 逻辑框图 性能参数 ADC 性能指标（AD9680）：  JESD2
AD9680之JESD204B接口2路、4路、8路的14bit 500MSPS/1GSPS/1.25GSPS采样率子卡的中文版本设计及调试经验资料分享
beijingqingyikeji的博客
05-10 2259
AD9680芯片的子卡集锦
AD9656BCPZ-125——模数转换器（ADC）
A_CaryWang的博客
03-29 169
禁用所有通道时，典型功耗低于2 mW。该ADC内置多种功能特性，可使器件的灵活性达到最佳、系统成本最低，例如可编程输出时钟与数据对准、生成数字测试码等。可获得的数字测试码包括内置固定码和伪随机码，以及通过串行端口接口(SPI)输入的用户自定义测试码。AD9656是一款4通道、16位、125 MSPS模数转换器(ADC)，内置片内采样保持电路，专门针对低成本、低功耗、小尺寸和易用性而设计。该产品的转换速率最高可达125 MSPS，具有杰出的动态性能与低功耗特性，适合比较重视小封装尺寸的应用。
AD9689+HMC7044调试记录（一）
最新发布
CDLNLG的博客
05-27 1070
调试需要PLL1和PLL2锁定，产生122.88*21=2580.48MHz时钟，然后1/8/16/512分频输出2580.48MHz、322.56MHz、161.28MHz和5.04MHz。使用ADI的ADIsimCLK设计与评估软件可以对比下采用122.88MHz参考，产生2580.48MHz时钟和3200MHz时钟质量的差异。CLKINx和OSCIN引脚输入晶振频率可以根据实际情况修改设计，例如，你想产生3GHZ时钟，就建议你使用100MHz参考。PLL1可以不用，只用PLL2。
ADC12dj3200多片同步调试记录
偶数的博客
06-24 2147
ADC12dj3200多片同步调试记录 项目场景 在一块基带板上两片DA发送数据，另一块基带板上两片AD芯片对数据采样接收，芯片间通过同轴线直连。AD端通过物理层算法对数据做相关，通过ILA抓取相关峰判断同步情况.。该项目是我从别人手里接过来调试的在此之前接口代码已经写好，基本通信功能可以实现。 问题描述 1. 数据同步不稳定 在保持DA发送的情况下，AD板每次下bit相关峰有一定几率出现相差18、20、22个clk的情况，正常情况下相关峰应该是对齐的。 问题分析：保持DA端发送条件不变，在AD收端反复下b
AD9695 DEMO板 FPGA驱动
jingjiankai5228的博客
12-27 1299
周末驱动了一下ADI公司的AD9695的DEMO板，采样率最高到1.3G 这款AD板和ADI的AD9689寄存器基本兼容，但是有一点DEMO板上没包含时钟芯片，只能用外部输入，虽然不是推荐设计，也不影响驱动起来，搭载的XILINX的官方开发板KC705 Evaluation 连接关系如下： 值得提一下的是，这里SYSREF信号通过KC705上的J13输入到AD卡 最终效果如下： ...
AD9680配置与数据还原说明
月隐博客
09-15 6410
本文用于说明AD9680配置与数据还原使用情况。本文以采样率1000MHZ为例说明AD9680的常规配置与数据还原过程。AD9680是ADI公司的一片14bit 采样率高达1GSPS的JESD204B接口的模拟转数字的转换器（ADC）。其功能框图如下。由上图可知，本芯片有2路输入，配置寄存器的方式为SPI。其SPI的配置时序如下所示。
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明
07-08
《JESD204B-Survival-Guide》中文版是ADI公司提供的详细使用和调试指南，涵盖了JESD204B标准的基本概念、配置步骤、常见问题及解决策略。这份指南对于工程师理解和实施JESD204B接口具有很高的实用价值，能够帮助他们...
JESD204B调试手册
02-22
JESD204B 接口所能支持的数率和容量已经成为衡量一个器件的关键性指标，同时JESD在实际运用中的调试和验 证已经成为了研发任务中一条关键路径，其在一定程度上将直接影响着整个项目的调试进度。因此，深度掌握 JESD...
AD9250 204b Verilog源码_jesd204b_204b_AD9250verilog_
10-03
在这个案例中，AD9250支持JESD204B的Subclass 0和Subclass 1，它们定义了不同的数据速率、时钟同步和功耗特性。 Subclass 0通常适用于较低的数据速率和对功耗敏感的应用，而Subclass 1则提供更高的数据速率，但可能...
基于Xilinx FPGA 的JESD204B协议实现学习总结
05-09
JESD204B协议是一种高速串行接口标准，主要应用于高速数据转换器（如ADC和DAC）与FPGA或其他数字系统之间的通信。该协议由JEDEC制定，旨在简化高速数据传输，减少I/O数量，同时保持高性能。在本文中，我们将探讨JESD...
AD9689_ADS7v2.zip
04-07
ADI官方的AD9689的代码例程，采用verilog编写的代码，用于学习JESD204B有很大的帮助。
sources_1_FPGAverilog_AD9650_ad9914_
10-04
ADC9650测试程序，对ad9914生成波形进行ADC采样，可以在VIVADO2017.4上直接运行，已验证.
AD598的深度调试（自己调试经验）
08-02
很关键一点，以前我们实验用到的正弦和余弦信号都是通过变压器模拟出来的，也就是下图中副边的Va、Vb以及CT信号都是模拟出来的，原边的励磁信号，即Pin2和Pin3都是利用AD598本省内部的振荡器产生。
ad采样 Verilog
04-25
基于FPGA的ad采集 用veilog语言的源代码 适合初学者
接口/总线/驱动中的JESD204B协议解析
10-19
在使用最新模数转换器（ADC）和数模转换器（DAC）设计系统时，我已知道了很多有关JESD204B接口标准的信息，这些器件使用该协议与FPGA通信。有一个没有深入讨论的主题就是解决ADC至FPGA 和FPGA 至DAC链路问题的协议...
高速接口----JESD 204B（1）
black_pigeon博客
10-11 9979
前言 最近两周在做一些关于高速ADC的东西，也算是接触到了一些新的东西，做技术的，就是要不断地学习新的东西才可以啊。调试的平台是zcu102+daq3。daq3是ADI推出的一个高速AD和DA的评估板。上面主要的芯片是ADC芯片AD9680，DAC芯片AD9152，时钟芯片AD9528。ADI的产品有一个好处就是开源的东西多，能够大大地减少手册阅读的时间。 1. JESD204B 基本协议 其实使用到ADI的东西，基本也就没有太去关注协议这些东西，只是简简单单的有个了解就行，在实际调试的时候，用的也是Xil
关于AD9516芯片的硬件设计和FPGA程序编写心得
weixin_30692143的博客
06-05 2440
最近在做一个项目，其中有涉及时钟芯片AD9516的硬件设计和软件编程，有些使用心得，供大家参考讨论。 AD9516，这是一个由ADI公司设计的14路输出时钟发生器，具有亚皮秒级抖动性能，还配有片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为2.55 GHz至2.95 GHz。或者，也可以使用最高2.4 GHz的外部VCO/VCXO。关于资料的...
基于Vivado的AD9680 FPGA芯片测试程序，1G采样率Lane4，Verilog编写，包括AD配置、时钟配置和JESD204B接收
ShVJhEwvgHw的博客
04-28 445
在测试程序中，通过Verilog编程，我们可以使用Vivado提供的时钟管理IP核来生成所需的时钟信号，并对时钟进行分频和相位调整等操作。在实现过程中，我们采用Verilog语言编写，涵盖了AD芯片的配置，时钟的配置及JESD204B接收等关键内容。配置过程需要先对芯片的寄存器进行读写操作，在Verilog中，可以通过对寄存器的地址和数据进行赋值来实现。这些步骤的正确执行，保证了测试程序的准确性和可靠性。总之，通过本文的介绍，读者可以对基于Vivado的AD9680 FPGA芯片测试程序有一个全面的了解。
Intel FPGA IP User Guide: JESD204B高速接口开发全指南
本资源是一份名为"ug_jesd204b.pdf"的文档，专门针对英特尔FPGA...这份指南是英特尔FPGA开发人员在使用JESD204B高速接口IP时的重要参考资料，提供了全面的指导，无论是初次接触还是经验丰富的开发者都能从中获益。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值