开发语言为verilog.基于fpga的多功能信号函数发生器设计。
能够产生6种波形。
其中矩形波的占空比从10%到90%可调。
输出频率和幅值可调。
原始工程适配与北京杰创永恒科技的ep4ce40实验箱。
又移植到100t开发平台上。
所以有quartus和vivado两个工程。
有完整仿真代码。
第一个视频为实际上电路板测试视频。
第二个文档为设计需求。
第三个图为仿真图。
ID:69200643680257973
开发语言为verilog.基于fpga的多功能信号函数发生器设计。
能够产生6种波形。
其中矩形波的占空比从10%到90%可调。
输出频率和幅值可调。
原始工程适配与北京杰创永恒科技的ep4ce40实验箱。
又移植到100t开发平台上。
所以有quartus和vivado两个工程。
有完整仿真代码。
第一个视频为实际上电路板测试视频。
第二个文档为设计需求。
第三个图为仿真图。
ID:69200643680257973