开发语言为verilog.基于fpga的多功能信号函数发生器设计。能够产生6种波形

开发语言为verilog.基于fpga的多功能信号函数发生器设计。
能够产生6种波形。
其中矩形波的占空比从10%到90%可调。
输出频率和幅值可调。
原始工程适配与北京杰创永恒科技的ep4ce40实验箱。
又移植到100t开发平台上。
所以有quartus和vivado两个工程。
有完整仿真代码。
第一个视频为实际上电路板测试视频。
第二个文档为设计需求。
第三个图为仿真图。

基于FPGA的多功能信号函数发生器设计

概述

本文介绍一种基于FPGA的多功能信号函数发生器设计，该设计使用Verilog语言开发，能够产生6种波形，并且支持矩形波的占空比从10%到90%可调。此外，输出频率和幅值也是可调的。该设计最初适配于北京杰创永恒科技的EP4CE40实验箱，并且已经移植到了100T开发平台上，拥有Quartus和Vivado两个工程，并且有完整的仿真代码可供使用。

设计需求

这个设计的需求是一个多功能信号函数发生器，能够产生6种波形，并支持矩形波的占空比从10%到90%可调。此外，输出频率和幅值也是可调的。该设计最初适配于北京杰创永恒科技的EP4CE40实验箱，并且已经移植到了100T开发平台上，拥有Quartus和Vivado两个工程，并且有完整的仿真代码可供使用。

设