【微机原理及接口技术】存储器

【微机原理及接口技术】存储器

---

---

前言

本篇文章我们将讲到，半导体存储器技术，半导体存储器芯片，半导体存储器与CPU的连接。半导体存储器与CPU 的连接是重点。最后会留一个小任务根据上面文章讲述完成。

---

一、半导体存储器技术

1.半导体存储器概述

辅存：
采用磁、光原理
其它存储器：
主要采用半导体存储器

2.半导体存储器的分类

按制造工艺
双极型：速度快、集成度低、功耗大
MOS型：速度慢、集成度高、功耗低
按使用属性
随机存取存储器RAM：可读可写、断电丢失
只读存储器ROM：正常只读、断电不丢失

RAM

	组成单元	速度	集成度	应用
SRAM	触发器	快	低	小容量系统
DRAM	极间电容	慢	高	大容量系统

ROM
掩膜式ROM：信息制作在芯片中，不可更改
PROM：允许一次编程，此后不可更改
EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程
EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写

3.半导体存储器芯片的结构

1)存储体
存储器芯片的主要部分，用来存储信息
2) 地址译码器
根据输入的地址编码来选中芯片内某个特定的存储单元
3) 片选和读写控制电路
接收来自CPU的片选信号和读/写信号

• 1.存储体
  每个存储单元可存储1位（位结构）或多位（字结构）二进制数据
  芯片的存储容量与地址线、数据线个数有关：
  设M:芯片的地址线根数, N:芯片的数据线根数
  芯片的存储容量
  ＝存储单元数×存储单元的位数
  ＝2M×存储单元的位数
  ＝2M×N

例：已知单片6116芯片的地址线是11根， 每个存储单元是8位，求其存储容量?
6116的存储容量 = 2^11×8bit
= 2K×8bit
=2KB
若要组成64K字节的存储器，以下芯片各需几片?
①6116(2K×8)
②4416(16K×4)
解:
① (64K×8) ÷( 2K×8)=32(片)
② (64K×8) ÷( 16K×4)= 8 (片)

• 2.地址译码器
  分为：单译码结构和双译码结构
  双译码可简化芯片设计为主要采用的译码结构
  

• 3.片选和读写控制电路
  片选端CS或CE
  有效时，可以对该芯片进行读写操作
  输出OE*
  控制读操作。有效时，芯片内数据输出
  该控制端对应系统的读控制线
  写WE*
  控制写操作。有效时，数据写入芯片中
  该控制端对应系统的写控制线

---

二、半导体存储器芯片

RAM芯片
ROM芯片

1.RAM芯片

SRAM
SRAM 6264等
DRAM
DRAM 2164等

SRAM
SRAM的基本存储电路是触发器
每个基本存储电路存储一位二进制数
若干个基本存储电路组成一个存储器单元
存储单元按一定结构排列成一个存储矩阵
SRAM一般采用“字结构”存储体：
每个存储单元存放多位（4、8、16等）
每个存储单元具有一个地址

SRAM芯片6264
存储容量为8K×8
28个引脚：
13根地址线A12～A0
8根数据线D7～D0
片选CS1*、CS2
读写WE*、OE*

SRAM芯片概览

DRAM
DRAM的基本存储电路是MOS管的极间电容
每个基本存储电路存储一位二进制数
每个基本存储电路组成一个存储器单元
存储单元按一定结构排列成一个存储矩阵
必须配备“读出再生放大电路”进行刷新
每次同时对一行的存储单元进行刷新
DRAM一般采用“位结构”存储体：
每个存储单元存放一位
需要8个存储单元构成一个字节单元
每个字节单元具有一个地址

DRAM芯片2164
存储容量为64K×1
16个引脚：
8根地址线A7～A0
1根数据输入线DIN
1根数据输出线DOUT
行地址选通RAS*
列地址选通CAS*
读写控制WE*

2.ROM芯片

EPROM
EPROM 2764等
EEPROM
EEPROM 28C64等

EPROM
顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息
一般使用专门的编程器（烧写器）进行编程，编程就是将某些单元写入信息0
出厂未编程前，每个基本存储单元都是信息1
编程后，应该贴上不透光封条
编程：1 —> 0
擦除：0 —> 1

EPROM芯片2764
存储容量为8K×8
28个引脚：
13根地址线A12～A0
8根数据线D7～D0
片选CE*
编程PGM*
读写OE*
编程电压VPP

EPROM芯片概览

EEPROM
用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）
有字节擦写、块擦写和整片擦写方法

EEPROM芯片28C64
存储容量为8K×8
28个引脚：
13根地址线A12～A0
8根数据线I/O7～I/O0
片选CE*
读写OE*、WE*

---

三、半导体存储器与CPU的连接

这是本篇文章的重点内容
SRAM、EPROM与CPU的连接
译码方法同样适合I/O端口
存储芯片与CPU的连接：
1.存储芯片的数据线
2.存储芯片的地址线
3.存储芯片的片选端
4.存储芯片的读写控制线

1.存储芯片数据线的连接

若芯片的数据线正好8根：
一次可从芯片中访问到8位数据
全部数据线与系统的8位数据总线相连
若芯片的数据线不足8根：
一次不能从一个芯片中访问到8位数据
利用多个芯片扩充数据位
这个扩充方式简称“位扩充”

SRAM芯片2114
存储容量为1024×4
18个引脚：
10根地址线A9～A0
4根数据线I/O4～I/O1
片选CS*
读写WE*

位扩充

位扩充方法：
每片的地址线、控制线、片选端的连接相同
每片的数据线分别引出连接至系统数据总线的不同位上

2.存储芯片地址线的连接

芯片的地址线通常应全部与系统的低位地址总线相连
寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”

片内译码

3.存储芯片片选端的连接

存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围
这种扩充简称为“地址扩充”或“字扩充”
进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址
这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现

地址扩充（字扩充）
地址扩充方法：
每片的数据线、地址线和控制线的连接都相同
每片的片选端分别引出，以实现每个芯片占据不同的地址范围

译码和译码器
译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程
译码电路可以使用门电路组合逻辑
译码电路更多的是采用集成译码器
常用的2:4译码器74LS139
常用的3:8译码器74LS138
常用的4:16译码器74LS154

74LS138真值表

全译码
全部高位地址线参与译码，称之为全译码
采用全译码，每个存储单元的地址都是唯一的

全地址译码示例(门电路译码)

A19A18A17A16=1111， A15A14A13=000，
A12~A0: 0 0000 0000 0000~1 1111 1111 1111
地址范围 F0000H~F1FFFH
全地址译码示例(74LS138译码)

A19=1, A18=0, A17A16=11, A15A14A13=111,
A12~A0: 0 0000 0000 0000~1 1111 1111 1111
地址范围 BE000H~BFFFFH

部分译码
只有部分高位地址线参与对存储芯片的译码，这称为部分译码。
每个存储单元将对应多个地址。

部分译码示例

A19=1, A18=X, A17=1, A16=X, A15A14A13=000,
A12~A0: 0 0000 0000 0000~1 1111 1111 1111
地址范围: A0000H~A1FFFH
B0000H~B1FFFH
E0000H~E1FFFH
F0000H~F1FFFH

4.存储芯片的读写控制

芯片OE* 与系统的读命令线相连
当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线
芯片WE* 与系统的写命令线相连
当芯片被选中、且写命令有效时，允许总线数据写入存储芯片

---

四、小任务

留一个小任务：如图是某一8088系统的存储器连接图，试确定其中各芯片的地址空间。

总结

到这里这篇文章的内容就结束了，谢谢大家的观看，如果有好的建议可以留言喔，谢谢大家啦！