ARM Cortex-M3/M4内核架构：中断处理过程

于 2024-10-11 14:45:34 发布
阅读量1.1k 收藏 15
点赞数 27
分类专栏： ARM Cortex-M3/M4内核架构 文章标签： arm开发 架构 单片机 stm32 mcu
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2301_80348599/article/details/142852513
版权

目录

一、概述

1. 保存现场？什么是现场？现场包括什么？

2. 怎么处理异常？我们先来简单介绍下。

3. 又怎么恢复现场？

4. 异常进入流程（核心流程）

二、保存现场

三、恢复现场

1、EXC_RETURN

2、恢复现场

四、异常处理优化

1、末尾连锁

2、延时到达

3、出栈抢占

五、总结

一、概述

中断核心处理流程如下。

  • 保存现场
  • 处理异常
  • 恢复现场
1. 保存现场？什么是现场？现场包括什么？

        在裸机程序中，执行程序，每条程序会分为若干条指令执行，每执行一次指令，会检查一次异常触发（包括中断），那么当一条语句执行到某个指令后，异常触发了，那么这条语句不能被毁掉呀，那么我们就保存此时正在运行程序的寄存器！这便是我们要保护的现场。那么现场包括什么？需要保存哪些现场呢？

        说到这里，就要明白ARM架构所遵循的C语言调用标准-AAPCS(ARM架构过程调用标准)。根据这份标准，C函数可以修改R0-R3,R12,R14(LR),PSR。若C函数需要使用R4-R11，就应该将这些寄存器保存到栈空间中，并在函数结束前将他们恢复。

我们先来介绍下这几个寄存器，如下图所示。

    • R0-R12：称为通用寄存器，前8个寄存器（R0-R7）被低寄存器，由于16位指令有限，只能访问低寄存器。高寄存器（R8-R12)则可以用于32位指令和几个16位指令。
    • R13（栈寄存器SP）：物理上存在两个寄存器，主栈指针（MSP）和进程栈指针（PSP）。在裸机程序中，运行正常程序使用进程栈(PSP),当处理中断时必定会使用MSP。在OS系统中，应用任务的栈都是相互独立的，在中断以及复位流程中，会使用MSP，在执行所有任务中，所使用的会是PSP。
    • R14（链接寄存器LR）：LR寄存器一般用于函数或子程序调用返回地址的保存。在函数或子程序结束时，程序控制将LR的数值加载到程序计数器（PC）中返回调用程序处并继续执行。执行调用后，LR的数值会自动更新。通俗一点讲，当函数调用另一个函数或子程序时，会保存LR的数值到栈中，防止丢失。在异常处理期间，LR会被自动更新为特殊寄存器(EXC_RETURN)(后续会讲),之后会在异常处理结束时，会触发异常返回，恢复对应寄存器。LR的第0位为可读可写的，LR第0位置1以表示Thumb状态
    • R15 （程序计数器PC）：程序寄存器是可读可写的，读操作返回当前指令地址+4。写PC会引起跳转操作。在使用一些跳转/读寄存器指令更新PC时，需要将新PC值的LSB置1以表示Thumb状态。

我们介绍完相应寄存器后，再来介绍下AAPCS(ARM架构过程调用标准)，约定R0-R15寄存器的用途。

  • R0-R3 调用者和被调用者之间传递参数，一般函数调用传入参数不超过四个，如果超过四个，则会用压栈的方式传参。
  • R4-R11 函数可能被使用，所以在函数入口保存它们，在函数的出口恢复它们。
  • xPSR状态寄存器 用于存储应用状态

 

那么寄存器R0-R15、xPSR这些寄存器就被称为现场。那么这些寄存器又被拆为了两部分：

  • 调用者保存的寄存器(R0-R3、R12、LR、PSR)
  • 被调用者保存的寄存器(R4-R11）

比如函数A调用函数B，函数A应该知道：

  • R0-R3是用来传参数给函数B的
  • 函数B可以肆意修改R0-R3
  • 函数A不要指望函数B帮你保存R0-R3
  • 保存R0-R3，是函数A的事情
  • 对于LR、PSR也是同样的道理，保存它们是函数A的责任

对于函数B：

  • 我用到R4-R11中的某一个，我都会在函数入口保存、在函数返回前恢复
  • 保证在B函数调用前后，函数A看到的R4-R11保存不变

假设函数B就是异常/中断处理函数，函数B本身能保证R4-R11不变，那么保存现场时，只需要保存这些：

  • 调用者保存的寄存器(R0-R3,R12,LR,PSR)
  • PC

        于是我们就知道了保存现场就是保存哪些寄存器了。如果还不懂？没关系，后续还会介绍到。那么保存现场搞定了，处理异常怎么处理的？恢复现场又是怎么恢复的呢？

2. 怎么处理异常？我们先来简单介绍下。

        先简单介绍操作模式，处理模式和线程模式。

处理模式：执行中断服务程序时（ISR）等异常处理，当前属于处理模式，且处理模式总是处于特权访问等级。

线程模式：在执行普通的应用程序代码时，处理器可以处于特权访问等级，也可以处于非特权访问等级。实际的访问等级由特殊寄存器CONTROL（本章暂不做介绍）

        当我们知道了有两种操作模式，那么我们在中断服务程序中的时候，必定处于处理模式。且在前面的介绍中得知处理模式一定使用MSP主栈指针。处理器也处于特权访问等级。这是一些特性知识，我们暂且记住。

3. 又怎么恢复现场？

        对于ARM Cortex-M处理器，异常返回机制由一个特殊的地址EXC_RETURN触发，该数值在异常入口处被存储在链接寄存器(LR)中。当该数值由某个异常返回指令写入PC时，它就会触发异常返回流程。硬件保存现场，软件触发恢复现场异常，硬件恢复现场。

        通俗一点讲，在异常处理的结尾，程序代码执行的返回会引起EXC_RETURN数值被加载到程序计数器中(PC），并触发异常返回。也就是将进入异常期间被压入栈中的寄存器数值恢复，也叫出栈。

4. 异常进入流程（核心流程）
  1. 多个寄存器和返回地址被压入当前使用的栈。若处理器处于线程模式且正在使用进程栈指针(PSP），则PSP指向的栈区域就会用于该压栈的过程，否则就会使用主栈指针(MSP）指向的栈区域。
  2. 取出异常向量（异常处理/ISR的起始地址）。因为采用哈佛总线架构，降低了中断等待时间，取出异常向量和压栈操作会同时执行，预计12个时钟周期。
  3. 取出待执行异常处理的指令，确认异常起始地址后，指令会被取出。
  4. 更新多个NVIC寄存器和内核寄存器，包括挂起状态和异常的活跃状态，包括PSR、LR、PC、SP等。根据压栈实际使用的栈，在异常处理开始前，MSP或PSP会自动调整。PC会被更新为异常处理的起始地址，而链接寄存器（LR）则会被更新为EXC_RETURN的特殊值。该寄存器为32位，高27位为1，低5位用于保存异常流程状态信息。用于异常返回。

二、保存现场

        如下图，栈帧，也就是需要压入的寄存器。保存现场就是进行压栈操作，压栈流程会将寄存器压入栈中并组织栈帧。

        如下图，压栈和取向量操作是同时进行的，因为Cortex-M3和Cortex-M4处理器具有多个总线接口，在压栈的同时（系统总线），处理器可以开始取向量（一般通过I-CODE总线）和取值。这样，压栈和对Flash存储器访问可以同时进行，这是基于哈佛总线架构的缘故，大大降低了中断等待时间。

        如下图，压栈期间的栈访问顺序和栈帧中的寄存器顺序不同，例如Cortex-M3会在其他寄存器前首先将PC和xPSR压栈，这样在取向量时会尽快更新PC。

        处理器在运行的过程中处于线程模式，只有当触发异常（包括中断）的时候，才会进入处理模式。那么在线程模式中，我们会使用MSP或PSP栈，但是当进入处理模式，我们一定会使用MSP主栈指针操作，这是一种特性。

如下图，使用主栈的线程模式的异常栈帧

如下图，使用进程栈的线程模式的异常栈帧，以及使用主栈的嵌套中断压栈。

由此我们就知道了压栈和取向量是如何同时进行的。 

三、恢复现场

1、EXC_RETURN

        前文看到了返回异常方式主要围绕EXC_RETURN特殊值，本次简单介绍下。当处理器进入异常处理或中断服务程序(ISR）时，链接寄存器（LR）的数值会被更新为EXC_RETURN数值。我们可以允许某个异常指令写入PC中，它会触发返回流程，也就是讲进入异常期间被压入栈中的寄存器数值恢复到对应寄存器组。

         由于EXC_RETURN机制，函数一般不会返回到地址0xF0000000~0xFFFFFFFF，当我们设置这个区间的值并通过PC触发返回的时候，处理器就会明白这是异常返回命令。

         我们来看一下EXC_RETURN的位域，对应不同的情况，位域也会是不同的。

 通俗一点讲，介绍了触发返回的指令以及不同特殊值的功能，如下内容会介绍。

2、恢复现场

        由上图（位域）得知，EXC_RETURN数值的第2位为确认提取栈帧所用的栈指针。当第2位为0时，我们就知道压栈之前使用的是主栈（MSP），当第2位等于1时，我们就知道压栈之前使用的是线程栈（PSP）。

        如下图，我们分析下，在中断之前，处于线性模式，使用主栈。触发中断时，LR被设置成0xFFFFFFF9，根据位域，我们得知第0和1位固定，因为使用主栈，则第二位为0。因为返回线程模式，故第三位为1。由此得知后四位为1001，故0xFFFFFFF9。

        那么在高优先级触发之前，我们处于中断服务程序中（ISR）。我们当前模式为处理模式，使用主栈，根据位域，第三位会变为0，那么后四位为0001，故0xFFFFFFF1。

         那么在线程模式使用线程栈的操作中，也是类似的，这里不过多介绍。如下图，执行异常返回图。

        我们知道了，恢复现场的核心操作就是将LR设置成对应的EXC_RETURN特殊值，并通过PC寄存器进行触发。 

四、异常处理优化

        在处理中断过程中，会有一些突发情况，比如高优先级中断抢占，出栈过程中又来了中断，那么怎么操作？我们介绍三种优化方式。分别为：末尾连锁、延迟到达、出栈抢占。

1、末尾连锁

        当某个异常产生时，处理器正在处理同等优先级或高优先级的异常，该异常就会进入挂起状态。在处理器处理完当前异常后，它可以继续执行挂起的异常/中断。它并不会进行出栈以及入栈操作，而是直接进入挂起异常的异常处理。这样极大的减少了中断等待周期，大约需要6个时钟周期。

 

2、延时到达

        当异常产生时，处理器会接收异常请求并开始压栈操作。若在压栈期间产生了更高优先级的异常，则更高优先级的后到异常会首先得到服务。通俗一点讲，在压栈过程中来了更高优先级的异常，那么直接取高优先级的向量进行处理。

3、出栈抢占

        若刚处理完某个异常中断，且在出栈的过程中又触发了一个异常。那么处理器会舍弃出栈操作，并开始取向量以及下一个异常服务的指令。该优化被称作出栈抢占。

 

五、总结

        本文介绍了中断的核心处理过程，主要分为个核心：保存现场->处理异常->恢复现场。同时还介绍了处理器在处理异常的时候如何进行优化的。

ARM Cortex-M4中断
plingx的博客
01-20 5823
1. ARM Cortex-M4异常(exception)与中断(interrupt) Reset :  上电or热复位会进入Reset中断。 NMI    :  外设信号触发or软件触发不可屏蔽中断。永远是使能的且优先级固定为-2.NMI不可以被屏蔽或者在activation时被其他exception阻止。且除了Reset外无exception可以抢占。 HardFault : 在exce...
Cortex-M4 外部中断
weixin_51332399的博客
03-12 196
Cortex-M4 外部中断
Cortex-M4 学习-中断和异常
qq_42932334的博客
05-14 1193
中断一般是由硬件（如外设和外部输入引脚）产生的事件，它会引起程序流偏离正常的流程（如给外设提供服务）。所有的Cortex-M处理器都会提供一个用于中断处理的嵌套向量中断控制器（NVIC）。除了中断请求，还有其他的需要服务的时间，成为“异常”。一般流程如下：（1） 外设确认到处理器的中断请求；（2） 处理器暂停当前执行的任务；（3）处理器执行外设的中断服务程序（ISR），若有必要可选择软件清除中断请求；（4）处理器继续执行之前暂停的任务。
Cortex-M3中断行为
m0_47457087的博客
12-02 1015
主要介绍Cotex-M3的中断行为和过程
Cortex M4 中断向量表
limubai__的博客
11-15 865
中断向量
Cortex-M3/M4架构——异常和中断
jht23333的博客
07-18 433
异常是指会改变程序流的事件，当异常产生时，处理器会暂停当前正在执行的任务，转而执行一段被称作是异常处理的程序，在处理完成后会继续之前程序。（中断是异常的一种）NVIC处理异常。NVIC可以处理IRQ和NMI（不可屏蔽中断），IRQ一般是片上外设或外部中断I/O输入,NMI可用于看门狗定时器或掉电检测。SysTick定时器也可以产生定时中断请求；处理器自身也是一个异常事件源，包括表示系统错误状态的错误事件及软件产生、支持嵌入式OS的异常，异常类型如下图所示：1~15被称为系统异常，16以上的用于中断。
ARM Cortex-M3M4 权威指南（第三版）+附录+例程.7z
06-11
这本书详细介绍了Cortex-M3和Cortex-M4的体系结构，包括处理器内核、存储系统、中断处理、调试接口等关键组件。读者可以通过学习了解处理器的工作原理，以及如何利用这些特性来优化程序性能和内存使用。 书中附录...
ARM Cortex-M3与Cortex-M4权威指南.rar
08-15
《ARM Cortex-M3与Cortex-M4权威指南》是一本深度解析ARM微处理器架构的专著，主要聚焦在Cortex-M3和Cortex-M4这两款广泛应用的嵌入式处理器上。ARM Cortex-M系列是ARM公司针对微控制器市场设计的一系列高效能、低...
ARM-Cortex_-M4内核参考手册.pdf
02-26
文档内容涉及Cortex-M4内核的详细规格、特性以及使用指南，包括但不限于体系结构、寄存器配置、中断处理、调试工具等方面的介绍。 此外，文档还包含了产品的发布信息、版本变更历史等内容，这些信息对于理解Cortex-...
浅谈ARM Cortex-M0/M0+ 中的中断抢占问题
07-25
Cortex-M0/M0+, M3/M4 中的中断控制器英文名叫做NVIC，Nested Vectored Interrupt Controller，翻译过来就是嵌套向量中断控制器，所谓中断嵌套是指当正在执行一个中断服务程序时，这时如果来了优先级更高的中断，新...
ARM cortex-M4参考手册
08-10
官方下载，解密转换。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
cortex-M3/cortex-M4技术综述
u011728490的博客
12-03 4080
一、cortex-m3和cortex-m4处理器的一般信息 1.1 处理器类型 ARM CORTEX-M 为32位RISC 处理器，其具有 32位寄存器 32位内部数据通路 32位总线接口 ​ 除了32位数据，ARM处理器都还可以高效地处理8位数据和16位数据。m3和m4处理器还支持涉及64位数据的多种运算（如乘和累加）m3 m4处理器都具有三级流水线（取指、译码和执行），它们都基于哈佛总线架构，取指令和数据访问可以同时执行。 ​ ARM cortex-m 处理器的存储器系统使用32位寻址，地址空间最大
Cortext-M3系统：中断的具体行为（6）
zichuanning520的博客
06-20 1018
介绍Cortext-M3内核中断的具体行为
Cortex_M3之中断的具体行为
weixin_40167339的博客
05-27 1003
在本文中，如无特殊说明，“中断”与“异常”这两个术语都是同一个意思，可以互换使用。
【Cortex-M3】中断处理时栈空间操作过程分析
inputA的博客
06-29 927
中断发生后，压栈行为分两步：第一步：处理器自动压栈“调用者保护寄存器”，顺序为xPSRLRR12R3R2R1R0。第二步：中断服务函数首先压栈LR（这时的LR已经和进入中断前的LR不一样了），然后压栈一些用到的“被调用者保护寄存器”R4-R11。
ARM Cortex-M4 指令列表
程序员的一生时间90%是用在编程上，而剩余的10%是活在世界上。
08-02 6636
ARM Cortex-M4 指令列表     ARM Cortex-M4 支持的指令在下表 1~8 中列出。                                                                                                                                               
Cortex-M3中断NVIC 概览
weixin_42672920的博客
06-12 916
中断控制器，简称 NVIC，是 Cortex-M3 不可分离的一部分，它与 CM3 内核的逻辑紧密耦合，有一部分甚至水乳交融在一起。 NVIC 与 CM3 内核同声相应，同气相求，相辅相成，里应外合，共同完成对中断的响应。 NVIC 的寄存器以存储器映射的方式来访问，除了包含控制寄存器和中断处理的控制逻辑之外， NVIC 还包含了 MPU、 SysTick 定时器以及调试控制相关的寄存器。 NVIC 共支持 1 至 240 个外部中断输入（通常外部中断写作 IRQs）。具体的数值由芯片厂商在设计芯片时决定
【研发日记】嵌入式处理器技能解锁(六)——ARM的Cortex-M4内核
最新发布
Mr.Cssust的博客
09-18 3755
本人在研发项目中使用嵌入式处理器时，解锁了一个ARM内核的新技能。用一篇文章把它总结分享出来。首先介绍了ARM的起源和发展，展示了ARM Cortex-M4内核的工作原理，最后分析了它的特点和应用场景。
arm cortex-m3与m4权威指南
08-02
ARM Cortex-M3和M4是英国ARM公司开发的一系列32位内核微控制器架构。这些微控制器广泛应用于嵌入式系统中，具有高效低功耗和高性能的特点。 《ARM Cortex-M3和M4权威指南》是一本专门介绍这个微控制器架构的权威指南书籍。该指南由ARM公司编写，详细描述了Cortex-M3和M4的设计原理、体系结构、指令集和编程模型。 首先，该指南介绍了ARM Cortex-M系列内核的特点和技术特色。它详细说明了Cortex-M3和M4内核的架构和功能，如处理器状态、处理器模式、中断和异常处理机制等。读者可以通过阅读该指南全面了解这些微控制器的特性和工作原理。 其次，该指南详细介绍了Cortex-M系列微控制器的指令集和编程模型。它描述了指令的格式、寻址方式、操作数的类型和使用方法。同时，它还对Cortex-M微控制器的编程环境、调试工具和优化技术进行了讲解，帮助读者更加高效地开发应用程序。 此外，该指南还提供了大量实际的应用案例和开发实践经验。它介绍了如何使用Cortex-M微控制器开发各种类型的嵌入式系统，包括智能传感器、无线通信设备和工控系统等。通过这些案例，读者可以了解在实际开发中如何应用Cortex-M微控制器来实现特定的功能和需求。 总而言之，《ARM Cortex-M3和M4权威指南》是一本全面介绍和指导读者使用Cortex-M微控制器的权威指南。它适合硬件工程师、嵌入式系统开发人员和学习ARM架构的人士阅读，能够帮助他们更好地理解和应用Cortex-M系列微控制器。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值