模拟CMOS集成电路设计（二）2

Booming

于 2024-10-03 21:27:43 发布

阅读量586

点赞数 17

文章标签：单片机嵌入式硬件

本文链接：https://blog.csdn.net/2302_76899427/article/details/142670667

版权

下面介绍第二章的第二小节

建议大家复习一下高数，没有《高数上册》你理解不了小信号模型微分的含义，没有《高数下册》你理解不了电流对VGS，VDS偏导的意义，大家一定要对D，S，G，VTH，VGS这些字母敏感啊，一看到这些字母，立马条件反射知道它是哪个极，是什么电压。看到中文时，比如栅极之类的，也要立马反映出它在器件的哪个位置。

2.2 MOS的I—V特性

本节,我们分析 MOSFETS中电荷的产生和传输,建立它们与各端电压之间的函数关系。我们的目的是推导出I-V特性方程,这样我们就能够将抽象级别从器件物理级提升到电路级。

2.2.1 阈值电压

如图2.6(a)所示的NFET。当栅压V从0V上升时，由于栅、电介质和衬底形成一个电容器,所以当VG逐渐升高时,p衬底中的空穴（说明一下空穴带正电，自由电子带负电，怕你忘了）被赶离栅区而留下负离子以镜像栅上的电荷。换句话说,就是形成了一个耗尽层(图2.6(b))。在这种情况下,由于
没有载流子因而无电流流动。

随着VG的增加,耗尽层宽度和氧化物与硅界面处的电势也增加。从某种意义上讲,这样的结构类似两个电容串联构成的分压器:栅氧化层电容和耗尽区电容(图2.6(c))。当界面电势达到足够高时,电子便从源流向界面并最终流到漏端。这时,源和漏之间的栅氧下就形成了载流子“沟道”,同时晶体管“导通”。也称之为界面“反型”。形成沟道所对应的VG称为“阈值电压”——VTH。如果VG进一步升高,则耗尽区的电荷保持相对恒定,而沟道电荷密度继续增加,导致源漏电流增加。
实际上,导通现象是栅电压的渐变函数,这就使得明确地定义VTH变得比较困难。在半导体物理学中（我没学过，貌似挺难的，打算啃完这本书，再啃半导体物理）,NFET的VTH通常定义为界面的电子浓度等于p型衬底的多子浓度时的栅压。可以证明

式中ΦMS是多晶硅栅和硅衬底的功函数之差的电压值,ФF=(kT/q)In(Nsub/ni),其中,k是玻耳兹曼常数,q是电子电荷,Nsub是衬底的掺杂浓度,ni是硅的本征载流子浓度,Qdep是耗尽区的电荷,Cox是单位面积的栅氧化层电容。由pn结理论可知,,其中表示硅的介电常数。由于Cox在器件和电路计算中经常出现,所以记住它的值是有帮助的:当tox≈20A时,Cox≈17.25fF/μm2。这样,对于其它的氧化层厚度,Cox的值可以依比例确定。

2.2.2 I—V特性的推导

为了得到MOSFET的漏电流与其端电压之间的关系,需要做两点分析

首先,分析一个载有电流I的半导体棒,如图2.9(a)所示。如果沿电流方向的电荷密度是Qd(C/m),电荷移动速度是v(m/s),那么

若电荷速度为v,则棒中距离截面v米长度内的所有电荷在一秒内必须通过截面,如图2.9(b)所示。由于电荷密度是Qd,v米内的总电荷数就是Qdv。这个辅助定理有助于分析半导体器件。

其次,为了应用上述定理,我们必需确定MOSFET中的可移动电荷密度。为此,考虑个源漏都接地的NFET,如图2.10(a)所示。反型层中的电荷密度为多少?因为假设VGS=VTH时开始反型,那么由栅氧化层电容引起的反型电荷密度正比于VGS-VTH。当VGS≥VTH时,栅电荷必定会被沟道电荷所镜像,从而产生一个均匀的沟道电荷密度(沿漏源方向单位长度电荷),其值等于

式中,Cox与W相乘表示单位长度的总电容。

如图2.10(b),假设漏极电压大于0。由于沟道电势从源极的0V变化到漏极的VD,所以栅与沟道之间的局部电压差从靠近源端的VG变化到靠近漏端的VG-VD。因此,沿沟道x点处的电荷密度可表示为

式子中，V(x)为x点的沟道电势。

根据式(2.2),电流由下式给出:

其中,负号是因为载流子电荷为负而引入的,v表示沟道电子的漂移速度。对于半导体,v=μE,其中μ是载流子的迁移率,E为电场。注意到E(x)=-dV/dx,电子迁移率用μn表示,得到

对应边界条件为V(0)=0和V(L)=VDS。虽然V(x)也很容易从上式得出,但是实际上所关心的量是ID。上式两边都乘以dx并积分,可得

由于ID沿沟道方向是常数,所以

注意,这里L是有效沟道长度。
图2.11给出了在不同的VGS时根据式(2.8)得出的抛物线,显示出器件的“电流能力”随VGS的增大而增加。通过计算∂ID/∂VDS,可以证明:每条抛物线的极值发生在VDS=VGS-VTH且峰值电流为

称 VGS-VTH为“过驱动电压”,称W/L为“宽长比”。如果VDS<VGS-VTH,则称器件工作在“三极管区”,也称线性区
等式(2.8)和(2.9)是迈向CMOS拟电路设计的第一步,它们描述了ID与工艺常数μnCox,器件的尺寸W和L以及栅和漏相对于源的电位之间的关系。注意,式(2.7)中的积分假设μn和VTH是与x以及栅和漏的电压无关的,这一近似在第17章中将会再次提到。
如果在式(2.8)中VDS<2(VGS-VTH),有

也就是说,漏极电流是VDS的线性函数。这一点在VDS较小时从图2.11所示的特性曲线中可以很明显的看出:如图2.12所示,每条抛物线可由一条直线来近似。这种线性关系表明源漏

之间的通道可以用一个线性电阻表示,该电阻等于

这样,MOSFET就可以作为一个阻值由过驱动电压控制的电阻[只要Vs<2(Vcs-V)]。图2.13表示了这一概念。注意,与双极型晶体管不同,MOS器件即使没有传输电流也可能导通。当Vs<2(Vcs-VH)时,我们说器件工作在深三极管区。

上到例题，大家自己看

MOSFETs作为可控电阻在许多模拟电路中起着至关重要的作用,例如,在笔记本电脑中，压控电阻被用来调节时钟发生器的频率以使系统进入省电模式。MOSFET也能作为开关使用,这将在第13章学习。
如果在图2.11中漏源电压大于VGS-VTH,情况将会怎样?实际上,当VDS>VGS-VTH时,漏极电流并不遵循抛物线特性。事实上，如图2.15所示,这时ID相对恒定,器件工作在“饱和区”(注意再双极器件和MOS器件中饱和的区别)。为了理解这一现象,回顾式(2.4)可知，反型层局部的电荷密度正比于VGS-V(x)-VTH。因此,如果V(x)接近 VGS-VTH,则 Qd(x)将下降为0,换句话说,如图2.16所示,如果VDS略大于VGS-VTH,则反型层将在x≤L处终止，称为沟道被夹断。随着VDS的进一步升高,Qd等于0的点将逐渐向源移动。因此,在沟道长度方向的某些点处,栅和氧化层-硅界面之间的电势差不足以产生反型层。
在以上分析的基础上,对于饱和器件,我们再看式(2.7)。由于Q是运动电荷的密度,式(2.7)左边的积分必须取从x=0到x=L’,其中L’是Qd下降到0的点(即图2.16中的x2)，而等式右边则从V(x)=0到V(x)=VGS-VTH积分,结果是

该式表明,如果L'近似等于L,则ID与VDS无关。称为器件呈现“平方律”特性。如果ID已知,那么VGS由下式给出

必需强调指出,对于在饱和区工作的晶体管(在许多模拟电路中就是如此),源漏电压必须大于或等于过驱动电压。
对于PMOS器件,等式(2.8)和式(2.13)分别表示为

这里出现负号是由于假设ID从漏流向源,而空穴沿着相反的方向移动。注意,对于导通的PMOS器件,VGS、VDS和VGS-VTH都是负的。由于空穴的迁移率约为电子的1/2,所以PMOS器件具有较低的“电流驱动”能力。
若L为常数,那么工作在饱和区的MOSFET构成一个连接源和漏的电流源,如图2.17所示。电流源是模拟设计中的一个重要元件。注意,NMOS电流源向地注入电流而PMOS电流源从VDD抽取电流。换句话说,每个电流源只有一个端点是“浮动”的(设计一个在电路的两个任意结点间流动的电流源是很困难的)。

例题二

饱和区和三极管区的差别有可能被混淆,尤其是对PMOS器件。从直观上来讲,如果栅压和漏压之差不足以形成反型层,则沟道被夹断。图2.19形象地描绘了这一概念,当PFET的VD-VG变到低于VTH时,夹断就会发生。同样地,如果PFET的VD-VG。不够大(<|VTHP|),则器件处于饱和状态。注意,这些都不需要知道源电压的值。而这一结论的前提是必须识别器件工作的漏端。对于NFET(PFET),电压更高(低)的定义为漏端。

2.2.3 MOSFET的跨导

由于MOSFET工作在饱和区时,其电流受栅源过驱动电压控制,所以可以定义一个品质因素来表示电压转换电流的能力。更准确地说,由于在处理信号的过程中,要考虑电压和电流的变化,因此把这个品质因素定义为漏电流的变化量除以栅源电压的变化量。称之为“跨导”(通常定义在饱和区),并用gm来表示,其数值表示为

从某种意义上来讲,gm代表了器件的灵敏度:对于一个大的gm来讲,VGS的一个微小的改变将会引起ID产生的很大的变化。gm的单位是1/Ω或西门子(S),例如gm=1/(100Ω)=0.01S。在模拟设计中,有时把MOSFET称为“跨导器”或“V/I转换器”,以表明它将电压变化转换为电流变化。值得注意的是,饱和区的gm值等于深三极管区Rom的倒数。

可以证明，gm也可表示为

以上的每一个表达式均在图2.20中以曲线表示,它们在研究gm随某一个参数变化(其它参数保持恒定)的特性时都是有用的。例如,式(2.18)表明,如果W/L保持恒定,则gm随着过驱动电压的增加而增大,而式(2.20)表示,如果ID恒定的话,gm随着过驱动电压的增大而减小。
在上述 gm的表示式中,ID和VGS-VTH是偏置量。例如,一个晶体管,其W/L=5μm/0.1 μm,当偏置在ID=0.5mA时,它的跨导为1/(200Ω)。施加信号后,ID、VGS-VTH以及gm都会变化,但在小信号分析中,我们假定:施加信号的幅值是如此之小,以致于其引起的这些参数的变化可以忽略。
式(2.19)表示,如果增加W/L但保持ID不变,跨导可以任意地增大。这是不对的，将在2.3节给出修正。
正如下面的例子所示,器件工作在三极管区时,也可以应用跨导这一概念。