基于FPGA的抢答器设计

基于FPGA的抢答器设计

软件：quartus

CycloneV：5CSXFC6D6F31C6

语言：verilog

现象实现：开发版/实验箱

功能介绍：

1.实现抢答功能

    1）开始抢答后，最先操作的为抢答成功者

    2）当有人抢答成功后，其他人抢答无效

2.实现显示功能

     1）利用数码管显示第一个抢答成功者的编号

3.实现复位功能

    1）当抢答成功并已显示抢答成功者编号，有且仅当主持人进行复位后，下一轮抢答开始

4.其他创新功能

 

 代码指路：https://m.tb.cn/h.g4KefHQ?tk=5o4BWCVhQxN MF3543 【基于FPGA的抢答器设计】

点击链接直接打开