自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(15)
  • 收藏
  • 关注

原创 FPGA设计实现四人抢答器

基于FPGA实现四人抢答器题目:设计实现一个可容纳四组选手参赛的抢答器系统,每组设一个抢答按钮。答题开始后,由主持人按下“复位”键(开始键)后进入抢答环节,当某个小组抢答成功时,抢答器系统发出半秒的低频音(DO),显示该组别序号并点亮该组“选手指示灯”直至系统复位。此时进入答题计时环节,若超过 30 秒仍未答出,抢答器系统发出 1 秒的高频音(SI)示警。由裁判员按下“复位”键,开始新一轮答题。

2024-02-04 21:59:11 1067 1

原创 Verilog设计实现D触发器与JK触发器

用Verilog实现以下电路:1. 带复位端的正边沿触发的D触发器;2.带复位端的正边沿触发的JK触发器。

2024-02-01 15:51:44 717 1

原创 按键消抖模块设计实现

在FPGA中设计按键消抖模块,并基于Altera EP4CE10 征途Pro开发板设计按键控制LED灯的亮灭状态变化。

2024-01-31 20:56:07 399

原创 FPGA多功能数字钟的设计实现

在FPGA中设计实现一个多功能数字钟,具备以下功能:1.准确计时。能显示时分秒,小时的计时为24进制,分和秒的计时为 60 进制。2.准点报时。当“时-分-秒” 为“ XX-59-55、 XX-59-56、 XX-59-57、 XX-59-58、XX-59-59” 时, 蜂鸣器发“ 嘀”;当“时-分-秒” 为“ XX-00-00” 时,扬声器发“ 嗒”。3.校时功能。能够对数字钟的时分秒进行精确的调节。

2024-01-30 21:47:03 1309 1

原创 Altera EP4CE10 征途Pro开发板数码管显示原理(以实现模60计数器为例)

Altera EP4CE10 征途Pro开发板数码管显示原理(以实现模60计数器为例)。

2024-01-29 21:23:34 1019

原创 无源蜂鸣器的驱动实验

基于Altera EP4CE10 征途Pro开发板实现按键控制蜂鸣器的发声。

2024-01-18 21:44:05 509 1

原创 Verilog实现基本的组合逻辑电路

Verilog实现基本的组合逻辑电路:3-8译码器,数据选择器,半加器,全加器。

2024-01-17 22:03:54 400

原创 基于安路SF102开发板的呼吸灯的设计与实现

利用PWM来控制小灯在相同时间段内的不同占空比, 即在同样小时间段内,小灯亮的时间依次增加到最大后再依次减小,从而实现渐亮到渐灭的“呼吸”效果。

2024-01-16 20:37:44 363 1

原创 基于安路SparkRoad开发板的模60计数器设计与实现

本设计目的是在FPGA中设计一个模60计数器,并通过数码管动态显示出来。

2024-01-11 22:27:09 393

原创 基于安路SparkRoad开发板的RGB三色灯的实现

RGB三色灯的实现

2024-01-08 22:32:45 350

原创 基于安路SparkRoad开发板的模十计数器的设计与实现

设计实现模十计数器并通过开发板的数码管显示计数

2024-01-06 22:19:29 354 1

原创 基于安路SparkRoad开发板的流水灯设计与实现

利用安路FPGASparkRoad开发板,verilog硬件描述语言编程实现流水灯效果。

2024-01-05 15:29:30 379

原创 交通灯监测电路Verilog编程设计(数电课设FPGA)

交通灯检测电路设计(Verilog)1. 题目要求:实现3-8译码器,利用译码器实现监视交通信号灯故障的电路,即红、黄、绿三盏灯有且仅有一个亮时,交通信号灯正常,否则输出故障指示信号。2.设计思路:(1)实现三八译码器;(2)用LED灯的亮与灭表示交通灯的故障与否。LED灯亮则表示出现故障,灭即为没有故障。3.Verilog代码设计://顶层文件module MonitorLED(Sw_In,LED_Out); input [2:0]Sw_In; output LED_Ou

2021-12-10 21:44:23 3420 2

原创 Verilog编程实现流水灯(基于FPGA的数电课设)

编程实现流水灯(verilog)**通过编程轮流点亮8个LED灯**单流水灯(每次点亮一个LED灯)module run_led( CLK,RSTn,LED_Out); input CLK; input RSTn; output [7:0]LED_Out; led8_module U1 ( .CLK(CLK) , // input CLK .RSTn(RSTn) , // input RSTn .LED_Out(LED_Out) // output [7:

2021-12-04 11:29:01 6519

原创 汽车尾灯控制电路(数电课设)

汽车尾灯控制电路1. 设计题目及要求用3-8线译码器74LS138、D触发器74LS74设计汽车尾灯控制电路。要求:假设汽车尾部左右各有3个指示灯(用发光二极管模拟),a汽车正常运行时指示灯全灭; b右转弯时,右侧3个指示灯按右循环顺序点亮; c左转弯时左侧3个指示灯按左循环顺序点亮; d临时刹车所有指示灯同时闪烁。2. 电路设计方案及步骤(1)汽车尾灯状态与汽车运行状态用00,01,10,11分别表示以上四种状态。(2)循环点亮尾灯时用三进制计数器进行表示00,01,10分别表示三个尾灯

2021-12-03 23:53:26 28777 20

FPGA设计实现多功能数字钟

在FPGA中设计实现一个多功能数字钟,具备以下功能: 1.准确计时。能显示时分秒,小时的计时为24进制,分和秒的计时为 60 进制。   2.准点报时。当“时-分-秒” 为“ XX-59-55、 XX-59-56、 XX-59-57、 XX-59-58、XX-59-59” 时, 蜂鸣器发“ 嘀” ; 当“时-分-秒” 为“ XX-00-00” 时,扬声器发“ 嗒” 。 3.校时功能。能够对数字钟的时分秒进行精确的调节。 基于Altera EP4CE10 征途Pro开发板设计实现 该工程主要包括顶层模块Digitalclock和若干个底层模块。计时模块Timer_gen,数码管显示模块display,595控制模块hc595_ctrl,按键消抖模块key_filter,调时模块Adjust以及蜂鸣器控制模块buzzer。

2024-02-01

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除