Chapter 4 Differential Amplifiers

Chapter 4 Differential Amplifiers

差分放大器算最重要的电路结构了, 大量应用于高性能模拟和数模混合电路.

4.1 Single-Ended and Differential Operation

差分运放好处:

1, 可以抑制来自输入信号, VDD或者ground的common-mode noise. (很重要!)

2, 增加最大电压摆幅.

4.2 Basic Differential Pair

diff pair还是source coupled好, 即 source连接在一起. 如果source分开, CM工作电压的抑制很差, 会影响gm和输出信号.

一个简单的差分对如下所示:

4.2.1 Qualitative Analysis

Vin1和Vin2大信号变化如下:

ID1+ID2=ISS, ID1, ID2最大值也就ISS. 两大特性:

1, Vout1,2的电压范围为VDD ~ VDD-ISS*RD. 输出电压范围可定, 而且不取决于输入CM电压.

2, (Vout1-Vout2)/(Vin1-Vin2)的斜率 最大值在Vin1=Vin2, 随着Vin1和Vin2偏差变大, 斜率逐渐为0.

差分对虽然能抑制共模CM输入电压对输出电压, gm的影响, 但也是要求CM在一定范围的, 目标就是M1/M2和M3需要在饱和区

M3在饱和区限制了Vin,cm的下限

Vin, cm > Vgs1+(Vgs3=Vth3)

M1/M2在饱和区限制了Vin,cm的上限

Vin,cm < VDD-RD*Iss/2 +Vth

4.2.2 Quantitative Analysis

当Vin1=Vin2时, gm达到最大值
$$g_m=\sqrt{{\mu }_n{C}_{ox}\frac{W}{L}{I}_{ss}}$$
增益达到
$$A_v=g_m{R}_D$$
最大Input difference: M1或者M2的电流为0, Iss全部流到另外一边
$$(Vgs-Vth{)}_{1,2}<\sqrt{\frac{I_{SS}}{{\mu }_n{C}_{ox}W/L}}$$
Small-Signal Analysis

小信号模型可以用叠加定律硬推, 或者采用"half circuits", 只看半边电路
$$A_v=g_m{R}_{out}$$

4.2.3 Degenerated Differential Pair

在input pairs source端加入degenerated rs来让M1和M2更线性

degenerated CS gain为:
$$A_v=\frac{R_D}{\frac{1}{g_m}+R_S}$$
Rs上流过电流会造成IR drop, , 解决headroom问题可以如下图所示

4.3 Common-Mode Response

差分运放一个重要优点就是抑制输入共模噪声和串扰.

考虑下图输入信号有共模变化:

共模增益即为degenerated的CS结构 ©所示

比起Av,cm (共模增益), 更实际而麻烦的是由于差分对not fully symmetric, 器件的mismatch, 导致共模输入变化引入的输出变化. 例如RD1不一定等于RD2. 如下图所示

输入Vin,cm的变化, 导致输出Vx和Vy的变化不同:

由于器件variation输入共模引起输出differential比输出共模变化更严重.

考虑M1和M2的gm不同带来输出Vx和Vy的差异

我们定义“common-mode rejection ratio” (CMRR)
$$\text{CMRR}=\left|\frac{A_{DM}}{A_{CM-DM}}\right|$$
差分增益ADM 可得

仅考虑gm的mismatch, ACM-DM见上式

因此CMRR可得

gm=(gm1+gm2)/2.

4.4 Differential Pair with MOS Loads

差分输入对, 负载可能为diode-connected MOS. 如(a)所示

因此Gain为

而对于上图 (b), 其Gain为

但是要注意, diode-connected的MOS减小了电压headroom.为了提高Gain, 需要减小PMOS的gm即W/L, 但这样进一步增加|Vgsp-Vthp|, 降低了X和Y点的CM电压.

解决办法可以降低M3和M4的电流, 通过额外加两路电流, 如下图所示

M3和M4的电流减小了5倍, 在Vgs-Vth不变下, gmp因此减小了5倍. 因此Gain增加5倍. 或者直接用RD代替diode-connected MOS, 提高gain.

还有一种接法, 在diode-connected MOS上接大电阻来提高output resistance. 如下图所示:

R1和R2的值很大, 但是压降为0. VN为共模反馈点, 电压几乎不变. M3和M4“self-biased”

Gain:

这样提高了Gain.

总体来说, differential pair 带current-source loads gain很小, 只有5-10.

可以通过增加输出电阻, 采用cascode形式来提高output impedance, 即提高Gain.

Gain为

4.5 Gilbert Cell

Gilbert Cell把 两个输入输出结合到一起

Vout1+Vout2 = RD(ID1+ID4)−RD(ID2+ID3).

Gilbert Cell 可做乘法器.