有源二分频音频放大电路【2022全国大学生电子设计竞赛C题、TI杯】

有源二分频音频放大电路
全国大学生电子设计竞赛(评论私信免费拿完整资料!!!)

1.有源二分频音频放大电路

1.1题目分析

[题目]要求制作一个有源分频网络,要求实现音频信号和功率放大

  1. 输入信号频率范围:100Hz ~ 20kHz, 幅度范围:10 ~ 100mV
  2. 输入阻抗大于10K,最大增益不小于46dB
  3. 高通滤波器的-3dB截止频率2kHz,阻带衰减率12dB/倍频程,负载电阻2W
  4. 低通滤波器的-3dB截止频率2kHz,阻带衰减率12dB/倍频程,负载电阻4W
  5. 高(低)通滤波与功率放大电路不允许用成品模块,预处理电路允许使用成品模块

1.2方案选择


首先将输入信号采用同相比例放大(输入阻抗满足10K)20倍,然后分别接入VGA(AD603)自动增益模块和RMS(AD637)有效值模块,然后通过STM32或FPGA的ADC读取其有效值,阅读AD603模块的使用说明得到采用程控增益的表达式,DAC输出控制自动增益模块使其始终输出有效值RMS=4V,这样以满足后面负载的要求,然后高低通滤波设计部分推荐几款好用的网站:
1.Analog Device
2.TI Design
设置好需要满足的性能要求,还有低噪声,低功耗,电阻电容等等个性化定制的选项,便可设计出原理图,然后再根据原理图画PCB(当然选择哪款网站肯定会主推自家的芯片)
最后的功率放大电路在淘宝找一家,便有了原理图画PCB,当然最好买一个实物也就几块钱,尽量看一看上面元件的参数,有些商家的原理图不太正确,需要自己甄别一下
(上面的AD603和AD637模块均采用tb凌智电子家的)

1.3实际操作

高低通滤波+功率放大[高低通滤波+功率放大 jic工程文件]
在这里插入图片描述

将两部分连在一起集成化程度更高,主要是看起来更好看哈哈,两模块中间使用了挖槽,如果不需要功放,可以直接剪成两部分,或者拿源文件改来重新打板。在每个测试点预留有SMA口以及排针,方便调试,当然在最后做出来后还需要反复调试,以实现高性能的高低通滤波,可能还涉及到需要更改电容等等,有必要甚至需要Multisim仿真来找到问题所在。按照原理图推荐的是钽电容,然后打的第一版在调试的时候也不太清楚什么问题老是造成烧钽电容并且短路,钽电容比较容易烧,所以建议还是使用贴片铝电解电容,功放芯片TDA2030AL发烫,最好还是加个散热片,我绑绝缘胶是因为偶尔上面的金属部分会漏电,注意安全。作者大一,画过的板子还很有限,上面的走线也不太专业,可能还有一些潜规则没注意到,还望大家指出来,谢谢

调试:

例:高通滤波器的-3dB截止频率2kHz,阻带衰减率12dB/倍频程,负载电阻2W

由于我们使用自动增益使得C点的有效值保持为4V(峰峰值大概5.656V,实际情况自动增益有的可能达不到,所以自己可以稍微微调小些),进入高低通滤波的信号有效值则为4V

分贝为K,输入信号Vi,输出信号Vo,放大倍数Au
K = 20lg(Vo/Vi) = 20lgAu, -3=20lgAu,得到Au=0.707

输入频率输出信号(有效值)
20 kHz4V
2 kHz2.828V
1 kHz0.707V

负载2W电阻,在比赛时通过评判最后的 A,B 两点的电压,即下面算功率的公式,电阻阻值一定时,电压的平方除以电阻即为功率,但准确来说,这样的评判标准实则大大降低了难度,因为最后的电压能达到,但实际上如果接上负载的话,电流可能并达不到,所以功率也达不到,不过也可以通过这样的评判标准来了解一下这类题

负载功率 P = U 2 U^2 U2 / R

硬件部分准备好后就开始组装了,负责软件部分的同学也要早早的将程控部分做好工作,还有屏幕显示、(FFT)测频率等等,然后将自制的高低通滤波+功放模块连起来调试,最后一步步对着题目要求看是否已满足,如果有条件尽可能的使用SMA或者其他信号接口,以减小噪声抖动,减小误差

程控部分代码:

adcx=Get_Adc_Average(ADC_CHANNEL_1,10);                             //得到ADC_D转换值                       
temp=(float)adcx*(3.3/4096);			                            //得到ADC电压值
V_adc=temp;                    										//赋值给V_adc          
V_dac=(int)((1.53+0.5*log10(V_adc))/3.3 * 4096.0);					//通过函数拟合得到V_dac的值
HAL_DAC_SetValue(&DAC1_Handler,DAC_CHANNEL_1,DAC_ALIGN_12B_R,V_dac);//设置DAC输出值

需要全部代码的话评论私信免费拿

最后成品
在这里插入图片描述

1.4比赛测评

测评现场

在这里插入图片描述
经供参考

测评评分细则表仅供参考

1.5经验总结

通过观察评分细则,可以发现一些电赛信号组的测评规则,比如AGC电路、高低通滤波电路、功放和显示部分如何评分,其中高低通滤波部分通过计算可以发现其要求的精度还是比较高的,在调试的时候可能你发现自己做的模块有实现一些滤波的效果,觉得自己做的还比较理想,实际上对着评分细则会减分甚至没分,还有就是模块单独调试没什么问题,可是当各模块连起来就有问题了,信号失真,误差变得更大,所以还需要进一步的调试。在比赛测评的时候,程控增益模块给的5V电压,但实际因为电源箱输出不是一个标准的5V只有4.9V左右,导致后级输出的有效值并没有达到4V,就慌了,然后把电源箱电压调到了5.1V,就又和平常调试一样了,所以大家一定要在正式测评前在赛场把自己的作品调试好

在大一下参加的全国大学生电子设计竞赛,其中还有很多不足,欢迎大家批评指正,谢谢

### 使用FPGA实现有源二分音频放大电路的设计方案 #### FPGA在音频处理中的优势 现场可编程门阵列(FPGA)因其高度并行性和灵活性,在实时信号处理方面表现出色。对于复杂的音频处理任务,如多通道音频编码解码、滤波以及各种效果处理,FPGA能够提供高效的解决方案[^1]。 #### 设计框架概述 设计方案主要围绕以下几个核心组件展开: - **模拟前端(AFE)**:负责接收原始音频信号,并将其转换成适合后续数字处理的形式。这通常涉及到前置放大器、抗混叠滤波器(AAF),最后连接到模数转换器(ADC)[^2]。 - **FPGA内部逻辑**: - *预处理模块*:对接收到的数据执行初步过滤和调整工作,比如去除直流偏移等。 - *分网络*:利用FPGA强大的计算能力构建高效稳定的高/低通滤波器组来分离不同段的声音成分;这里可以考虑使用IIR或FIR滤波算法实现所需的率响应特性[^3]。 - *自动增益控制(AGC)*:确保输出音量保持在一个稳定水平上,即使输入信号强度有所变化也不会影响最终听觉体验。 - *数据接口管理*:协调与其他外部设备之间的通信协议,例如SPI/IIC总线用于配置参数设置,DMA传输机制加快大量样本交换速度。 - **后端驱动级** 数字脉宽调制(PWM)/sigma-delta调制(SDM)技术被广泛应用于将经过处理后的离散时间序列还原回连续形式供扬声器播放出来。此外还可以集成一些保护措施防止过载损坏硬件设施。 ```verilog // Verilog代码片段展示了一个简单的PWM发生器结构 module pwm_generator( input wire clk, input wire rst_n, input wire [9:0] duty_cycle, // 占空比设定值 output reg out_pwm ); always @(posedge clk or negedge rst_n) begin if (!rst_n) out_pwm <= 0; else begin static int counter = 0; counter++; if (counter >= 500 && counter < 500 + duty_cycle) out_pwm <= 1'b1; else out_pwm <= 1'b0; if (counter == 999) counter = 0; end end endmodule ```
评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值