【FPGA】Verilog：时序电路设计 二进制计数器 计数器 分频器 时序约束_二进制计数器电路(1)

最新推荐文章于 2024-06-04 09:29:00 发布
最新推荐文章于 2024-06-04 09:29:00 发布
阅读量1k 收藏 6
点赞数 18
分类专栏： 程序员 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2401_84166236/article/details/138417030
版权

end
endmodule



通用型的二进制计数器一般具备更多功能，例如可以增/减计数、预置初值、同步清零、暂停等。74LS161就是一种常用的可预置4位二进制同步加法计数器。其功能表如下图表：



![](https://img-blog.csdnimg.cn/929e76a71dec4e78a03d916ee7049817.png)​






|  |  |
| --- | --- |
| 输入 | 输出 |
|  |  | P | T | CP | D0 | D1 | D2 | D3 | Q0 | Q1 | Q2 | Q3 |
| *0* | Ⅹ | Ⅹ | Ⅹ | Ⅹ | Ⅹ | Ⅹ | Ⅹ | Ⅹ | *0* | *0* | *0* | *0* |
| *1* | *0* | Ⅹ | Ⅹ | ↑ | *D0* | *D1* | *D2* | *D3* | *D0* | *D1* | *D2* | *D3* |
| *1* | *1* | *1* | *1* | ↑ | Ⅹ | Ⅹ | Ⅹ | Ⅹ | 计数 |
| *1* | *1* | *0* | Ⅹ | Ⅹ | Ⅹ | Ⅹ | Ⅹ | Ⅹ | 保持 |
| *1* | *1* | Ⅹ | *0* | Ⅹ | Ⅹ | Ⅹ | Ⅹ | Ⅹ | 保持 |


#### 0x01 利用IP核构造计数器


（1）根据上述74LS161的原理和参考代码，在vivado中设计计数电路：

module CNT161( input CR, input CP, input [3:0] D , input LD, input EP, input ET, output wire [3:0] Q);
wire [3:0] Din;
reg [3:0] Dout;
assign Din=D;
assign Q=Dout；
always@(posedge CP or negedge CR) begin
if (CR0) Dout&

最低0.47元/天 解锁文章
2401_84166236
关注
  • 18
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
74161/74LS161 四位二进制同步计数器
qq_42578970的博客
06-13 1万+
逻辑符号功能表 异步清零，同步置数 输出数范围为0000~1111 当Q0~Q3全为1时，C输出1表示进位
【FPGA】Verilog：时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束
m0_66307842的博客
03-10 5979
【FPGA】Verilog：时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束
【FPGA】Verilog：时序电路设计 二进制计数器 计数器 分频器 时序约束_二进制计数器电路
2401_84181885的博客
04-17 772
所以计数值（由Q1Q0组成），依次是 00，01，10，11，00，11…[ii] 如果将Q0、Q1作为单独信号线引出，由Q0、Q1得到的波形频率是时钟脉冲信号clk的1/2、1/4，亦即是将时钟脉冲信号的clk频率除2、除4。[i] 一个两bit计数器，它所能计数的范围是 0~3（即22-1）。同理，n bits的计数器所能计数的范围是0~2n-1。[iii] 由上讨论推广可知，n bits计数器可获得的信号之多是频率除2n的结果。是根据EGO1板子的频率编写的，不同的板子可用设置不同的分频。
【FPGA】Verilog：时序电路设计 二进制计数器 计数器 分频器 时序约束_二进制计数器电路(2)
2401_84166258的博客
05-03 258
所以计数值（由Q1Q0组成），依次是 00，01，10，11，00，11…[ii] 如果将Q0、Q1作为单独信号线引出，由Q0、Q1得到的波形频率是时钟脉冲信号clk的1/2、1/4，亦即是将时钟脉冲信号的clk频率除2、除4。[i] 一个两bit计数器，它所能计数的范围是 0~3（即22-1）。同理，n bits的计数器所能计数的范围是0~2n-1。[iii] 由上讨论推广可知，n bits计数器可获得的信号之多是频率除2n的结果。是根据EGO1板子的频率编写的，不同的板子可用设置不同的分频。
四位十进制计数器verilog_计数器及其应用
热门推荐
weixin_39880150的博客
10-29 1万+
一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计...
【数字系统】时序逻辑电路设计：异步复位D触发器/十进制计数器/分频器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
StormBorn0301的博客
07-18 1万+
一、 实验要求 1. 理解触发器和计数器的概念。 2. 完成触发器（D型）、计数器（递增、递减）以及层次化特征的低频计数器的设计、仿真与实现。 二、 实验过程步骤 1、设计模块1：异步复位的D触发器d_ff a.模块功能要求 在数字电路中，异步复位的上升沿D触发器的逻辑电路符号如下图所示，其功能表如下表所示。其工作原理为：只要复位控制端口的信号有效(为0)，D 触发器就会立即进行复位操作，与时钟信号无关。当复位端置1时，在时钟信号的上升沿到来时，输入端口D的数据将...
时序逻辑电路设计___计数器
qq_36985669的博客
04-29 2963
实验目的： 以计数器为例学会简单的时序逻辑电路设计 实验平台： FPGA开发板 实验原理 时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入 形成的状态有关。这跟组合逻辑电路相反，组合逻辑的输出只会跟目前的输入成一种函数关 系。换句话说，时序逻辑拥有储存元件（内存）来存储信息，而组合逻辑则没有。 计数器的核心元件是触发器，基本功能是对脉冲进行计数，其所能记忆脉冲最大的数目...
【数字系统】数字时钟设计：LCD显示静态字符串/60、24进制计数器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
StormBorn0301的博客
07-23 6421
一、 实验目的 1. 了解基于FPGA的数字电子时钟的实现原理及设计方法; 掌握Quartus_II环境下的模块化、层次化的设计与实现方法; 掌握数字应用系统的 Verilog HDL设计与实现技术。 2. 对数字时钟进行功能模块划分，对各模块进行详细的功能定义。 3. 对划分好的功能模块进行详细编程设计及仿真设计，包括定时计数、显示、时间调整、响铃等。 4. 分析仿真结果，并进行顶层模块设计及功能测试。 二、 实验过程步骤 1、设计模块1：LCD显示静态字符串lcd_mode ...
基于 Verilog 的经典数字电路设计（9）分频器
新芯设计的博客
06-05 3766
关于分频器，不详细描述了，这里针对笔试面试给出了各种分频器的代码，例如华为就喜欢出这种手撕代码的大题，找工作的小伙伴们可以收藏一下。
异步四位二进制计数器FPGA设计verilog源码quartus工程文件.zip
05-10
异步四位二进制计数器FPGA设计verilog源码quartus工程文件 module cnt_yb(clk,rst,q); input clk; //时钟信号 input rst; //复位端，低电平有效 output[3:0] q; //计数输出端 reg[3:0] q; //技术...
FPGA作业2：利用veilog设计12进制计数器 fpga开发.pdf
04-22
FPGA作业2：利用veilog设计12进制计数器 fpga开发.pdf
二进制计数器_verilog_
10-03
一个简单的二进制计数器，但将其拆分为数据通路和状态机，便于理解学习
CNT10-START.rar_cnt10_cnt10 verilog_十进制 计数器_十进制计数器_计数器
09-19
十进制计数器的设计的源代码 verilog语言
同步24进制计数器FPGA设计verilog源码quartus工程文件.zip
05-10
同步24进制计数器FPGA设计verilog源码quartus工程文件 module cnt_24(ten,one,co,clk,clr); input clk; //输入时钟 input clr; //清零输入端 output co; //进位输出端 output[3:0] ten,one; //...
FPGA复位专题---（41）复位管脚PR报错？
2401_84405631的博客
06-01 120
（a）FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）FPGA工程师就业应用于通信、航空航天、汽车电子，还是人工智能、物联网等新兴领域。
【FPGA】Verilog语言从零到精通
EllaZeng的博客
05-29 1238
假设我们有一个模块。
f4pga环境搭建教程
最新发布
ljjjjjjjjjjj的博客
06-04 323
进入build的xilinx文件夹下，会有不同型号的板子，选择自己需要的板子，进入文件夹，执行make命令。以xc7k325t为例，这个过程会生成rr_graph_xc7k325t_test.cache、rr_graph_xc7k325t_test.lookahead.bin、rr_graph_xc7k325t_test.place_delay.bin、rr_graph_xc7k325t_test.rr_graph.real.bin。可以将它类比为gcc编译器，将c语言编译为计算机上的可执行程序。
用Verilog分别描述计数器（bcd和二进制）和分频器
05-22
1. BCD计数器的Verilog描述： BCD（二进制编码十进制）计数器是一种计数器，它可以在0到9之间循环计数。下面是一个BCD计数器的Verilog描述： ```verilog module bcd_counter( input clk, input rst, output reg [3:0] count ); always @(posedge clk or posedge rst) begin if (rst) begin count <= 4'b0000; end else begin if (count == 4'b1001) begin count <= 4'b0000; end else begin count <= count + 1; end end end endmodule ``` 在此Verilog代码中，我们声明了一个名为 "bcd_counter" 的模块，该模块接受时钟信号 "clk"、复位信号 "rst" 和四位输出 "count"。在 "always" 块中，我们使用 "posedge" 来检测时钟上升沿，并在复位上升沿时将计数器 "count" 复位为0。在计数器不被复位时，我们检查计数器的值是否为9，如果是，则将其重置为0，否则将其递增1。 2. 二进制计数器的Verilog描述： 二进制计数器是一种计数器，它可以在0到15之间循环计数。下面是一个二进制计数器的Verilog描述： ```verilog module binary_counter( input clk, input rst, output reg [3:0] count ); always @(posedge clk or posedge rst) begin if (rst) begin count <= 4'b0000; end else begin if (count == 4'b1111) begin count <= 4'b0000; end else begin count <= count + 1; end end end endmodule ``` 在此Verilog代码中，我们声明了一个名为 "binary_counter" 的模块，该模块接受时钟信号 "clk"、复位信号 "rst" 和四位输出 "count"。在 "always" 块中，我们使用 "posedge" 来检测时钟上升沿，并在复位上升沿时将计数器 "count" 复位为0。在计数器不被复位时，我们检查计数器的值是否为15，如果是，则将其重置为0，否则将其递增1。 3. 分频器的Verilog描述： 分频器是一种电路，它可以从输入时钟信号的频率产生一个较低的输出时钟信号。下面是一个分频器的Verilog描述： ```verilog module divider( input clk, input rst, output reg divided_clk ); reg [7:0] count; always @(posedge clk or posedge rst) begin if (rst) begin count <= 8'b00000000; divided_clk <= 1'b0; end else begin count <= count + 1; if (count == 8'hff) begin divided_clk <= ~divided_clk; count <= 0; end end end endmodule ``` 在此Verilog代码中，我们声明了一个名为 "divider" 的模块，该模块接受时钟信号 "clk"、复位信号 "rst" 和输出时钟信号 "divided_clk"。我们使用一个八位计数器 "count" 来计算时钟周期的数量。在 "always" 块中，我们使用 "posedge" 来检测时钟上升沿，并在复位上升沿时将计数器 "count" 和分频器输出 "divided_clk" 复位为0。在计数器不被复位时，我们递增计数器 "count"，并在计数器计数到255时切换 "divided_clk" 的值。这样，从输入时钟信号产生的输出时钟信号的频率就是输入时钟信号频率的1/256。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值