基于FPGA的SD卡的数据读写实现（SD NAND FLASH）_verilog实现sd卡的读写(2)

最新推荐文章于 2024-05-11 14:48:08 发布

2401_84170623

最新推荐文章于 2024-05-11 14:48:08 发布

阅读量1k

点赞数 19

分类专栏：程序员文章标签： fpga开发

本文链接：https://blog.csdn.net/2401_84170623/article/details/138515733

版权

程序员专栏收录该内容

171 篇文章 0 订阅

订阅专栏

网上学习资料一大堆，但如果学到的知识不成体系，遇到问题时只是浅尝辄止，不再深入研究，那么很难做到真正的技术提升。

需要这份系统化资料的朋友，可以戳这里获取

一个人可以走的很快，但一群人才能走的更远！不论你是正从事IT行业的老鸟或是对IT行业感兴趣的新人，都欢迎加入我们的的圈子（技术交流、学习资源、职场吐槽、大厂内推、面试辅导），让我们一起学习成长！

尽管 SD NAND和 TF卡之间有着这么大的区别，但具体到实际应用，其对外接口和驱动程序都是一样了，这说明可移植性非常好。

① 物理结构

SD NAND从物理结构看包括 5 个部分，分别为存储单元、存储单元接口、电源检测、卡及接口控制器和对外接口，具体见下图。

存储单元是存储数据部件，存储单元通过存储单元接口与卡控制单元进行数据传输
存储单元接口是接口控制器与存储单元的数据交互通道
电源检测单元保证 SD NAND工作在合适的电压下，如出现掉电或上电状态时，它会使控制单元和存储单元接口复位
卡及接口控制单元控制 SDNAND的运行状态，它包括 8 个寄存器
对外接口单元控制 SD NAND引脚的输入输出，一般包含SDIO接口和SPI接口

② 对外接口

SD NAND共有 9 个引脚，其中包括 3 根电源线、1 根时钟线、1 根命令线和 4根数据线。如下：

CLK：同步时钟线，由主机产生，即由主控制器（FPGA）输出；使用 SPI 模式时，该引脚与 SPI 总线的 SCK 时钟信号相连
CMD：命令控制线， SDIO 主机通过该线发送命令控制 SD NAND，如果命令要求 SD NAND 提供应答(响应)， SD NAND也是通过该线传输应答信息；使用 SPI 模式时，该引脚与 SPI总线的 MOSI 信号相连， SPI 主机通过它向 SD NAND发送命令及数据，但因为 SPI 总线的 MOSI 仅用于主机向从机输出信号，所以 SD NAND返回应答信息时不使用该信号线；
DAT0-3：在 SDIO 模式下，它们均为数据线，传输读写数据， SD NAND可将 D0 拉低表示忙状态；在 SPI 模式下， DAT0 与 SPI 总线的 MISO 信号相连， SD NAND通过该信号线向主机发送数据或响应， DAT3 与总线的 CS 信号相连， SPI 主机通过该信号线选择要通讯的 SD NAND。
VDD、VSS1、VSS2：电源和地信号。

③ 工作模式

SD NAND有两种工作模式：SDIO 模式与SPI模式

在 SDIO 模式下，SD NAND共使用到 CLK、CMD、DAT[3:0] 6根信号线；SDIO 总线与多个 SD NAND连接时，可以共用 CLK 时钟信号线，对于 CMD、DAT[3:0]信号线，每个 SD NAND都要独立连接。SDIO 总线与 SD 卡连接方式，具体见下图。此模式使用IO引脚多，但传输速度高。

在 SPI 模式下，SD NAND共使用到 CS(DAT[3])、CLK、MISO(DAT[0])、MOSI(CMD) 4根信号线；SPI 总线与多个 SD NAND连接时，除 CS 片选信号线不可共用外，其他信号均可公用。SPI 总线与 SD NAND连方式，具体见下图。此模式使用IO引脚少，但传输速度慢。

④ 内部寄存器

SD NAND总共有 8 个寄存器，用于设定或表示 SD NAND信息，寄存器描述具体见下图。这些寄存器只能通过对应的命令访问，对 SD NAND的控制操作是通过命令来执行的， SD NAND定义了 64 个命令（部分命令不支持 SPI 模式），每个命令都有特殊意义，可以实现某一特定功能， SD NAND接收到命令后，根据命令要求对 SD NAND内部寄存器进行修改，程序控制中只需要发送组合命令就可以实现 SD NAND的控制以及读写操作。

内部寄存器就不展开讲了，我们用FPGA实现读写测试也不需要了解那么多寄存器。

5、SD NAND的控制时序

① 命令与读写时序

SD NAND的通信是基于命令和数据传输的。通讯由一个起始位(“0”)开始，由一个停止位(“1”)终止。SD NAND通信一般是主机发送一个命令(Command)，从设备在接收到命令后作出响应(Response)，如有需要会有数据(Data)传输参与。SD NAND的基本交互是命令与响应交互，见下图：

SD NAND数据是以块(Block)形式传输的，SDHC 规格数据块长度一般为 512 字节，数据可以从主机到芯片，也可以是从芯片到主机。数据块需要 CRC 位来保证数据传输成功，CRC 位由 SD NAND系统硬件生成。单个数据块的读、写时序分别见下2图：

读写操作都是由主机发起的，主机发送不同的命令表示读或写， SD NAND接收到命令后先针对命令返回响应。在读操作中， SD NAND返回一个数据块，数据块中包含 CRC校验码；在写操作中，主机接收到命令响应后需要先发送一个标志（TOKEN）然后紧跟一个要写入的数据块，SD NAND接收完数据块后会返回一个数据响应及忙碌标志，当 SD NAND把接收到的数据写入到内部存储单元完成后，会停止发送忙碌标志，主机确认 SD NAND空闲后，才可以发送下一个命令。

SD NAND数据传输支持单块和多块读写，它们分别对应不同的操作命令，结束多块读写时需要使用命令来停止操作。

② 命令格式

SD NAND命令由主机发出，命令格式固定为 48bit，通过 CMD 信号线连续传输。SD NAND命令格式，具体见下图：

起始位和终止位：命令的主体包含在起始位与终止位之间，它们都只包含一个数据位，起始位为 0，终止位为 1。
传输标志：用于区分传输方向，该位为 1 时表示命令，方向为主机传输到 SD NAND，该位为 0 时表示响应，方向为 SD NAND传输到主机。命令主体内容包括命令、地址信息/参数和 CRC 校验三个部分。
命令号：它固定占用 6bit，所以总共有 64 个命令，每个命令都有特定的用途，部分命令不适用于 SPI 总线，或不适用于 SD NAND操作，只是专门用于 MMC 卡或者 SD I/O卡。
地址/参数：每个命令有 32bit 地址信息/参数用于命令附加内容，例如，广播命令没有地址信息，这 32bit 用于指定参数，而寻址命令这 32bit 用于指定目标 SD NAND的地址，当使用 SDIO 驱动多个 SD NAND时，通过地址信息区分控制不同的SD NAND，使用 SPI 总线驱动时，通过片选引脚来选择不同的SD NAND，所以使用这些命令时地址可填充任意值。
CRC7 校验：长度为 7bit 的校验位用于验证命令传输内容正确性，如果发生外部干扰导致传输数据个别位状态改变将导致校准失败，也意味着命令传输失败， SD NAND不执行命令。使用 SDIO 驱动时，命令中必须包含正确的 CRC7 校验值；而使用 SPI 驱动时，命令中的 CRC7 校验默认是关闭的，即这 CRC7 校验位中可以写入任意值而不影响通讯，仅在发送 CMD0 命令时需要强制带标准的 CRC7 校验。

③ 命令内容

SD NAND命令可分为标准命令 (如 CMD0)和特殊应用命令 (如 ACMD41)，其中特殊应用命令只有在先写入 CMD55 命令后才能被识别。按照指令类型又可将 SD NAND命令分为基本命令、数据块写命令、数据块读命令、擦除命令等 12 种(class0 ~ class11)。

本次实验将会使用 SPI 模式实现 SD NAND的数据读写操作，所以接下来只列举 SPI 模式下常用的 SD 卡命令，具体见下表：

SPI 模式下，上述各命令中，命令 CMD0 的 CRC7 校验为固定的 1001_010；命令CMD8 的 CRC7 校验为固定的 1000_011；其他命令的 CRC7 校验在 SPI 模式下无作用，赋值为 1111_111 即可。

④ 响应格式

当 SD NAND接收到命令时，会向 SD NAND回传命令响应。SD NAND有 5 种类型的命令响应：R1、R1b、R2、R3、R7；SDIO NAND还支持另外两种命令响应：R4、R5。下文只对部分响应做介绍。

R1 响应格式，具体见下图：

in idle state：当该位为 1 时，表示 SD NAND处于空闲状态
erase reset：因为接收到无需擦除操作的命令，擦除操作被复位
illegal command：接收到一个无效的命令代码
com crc error：接收到的上一个命令的 CRC 校验错误
erase sequence error：擦除命令的控制顺序错误
address error：读写的数据地址不对齐（数据地址需要按块大小对齐）
parameter error：命令的参数错误

R3 响应格式，具体见下图：

R3 响应包括 5 个字节，首先返回的第 1 个字节内容为 R1，剩下的其余字节为 OCR（ Operation Conditions Register，操作条件寄存器）寄存器的内容。

R7 响应格式，具体见下图：

R7 响应包括 5 个字节，首先返回的第 1 个字节内容为 R1，R7 [31:28]位为命令版本，R7[27:12]为保留位，R7[11:8]为反馈的电压范围，最后 1 个字节为检查模式。

6、FPGA实现SD NAND读写

接下来编写FPGA的Verilog代码实现向SD NAND的指定扇区中写入512个字节的数据，写完后将数据读出，并通过指示灯的方式验证数据是否被正确读写。需要说明的是，后文的读写操作均采用SPI模式。

6.1、设计思路

① 上电时序

SD NAND同其他的许多芯片一样上电后需要保持一定的时间以便维持电压稳定，这个时间通常是74+个时钟周期，一般实际应用中可设置参数为74~100。只有经过这个过渡时间后，才可以执行后续的SD NAND初始化操作。

② 初始化时序

SD NAND在正常读写操作之前，必须先对SD NAND进行初始化，使其工作在预期的工作模式。初始化流程如下：

SD NAND完成上电后，主机FPGA先对从机SD NAND发送至少74个以上的同步时钟，在上电同步期间，片选CS引脚和MOSI引脚必须为高电平（MOSI引脚除发送命令或数据外，其余时刻都为高电平）；
拉低片选CS引脚，发送命令CMD0（0x40）复位SD NAND，命令发送完成后等待SD NAND返回响应数据；
SD NAND返回响应数据后，先等待8个时钟周期再拉高片选CS信号，此时判断返回的响应数据。如果返回的数据为复位完成信号0x01，在接收返回信息期间片选CS为低电平，此时SD NAND进入SPI模式，并开始进行下一步，如果返回的值为其它值，则重新执行第2步；
拉低片选CS引脚，发送命令CMD8（0x48）查询SD NAND的版本号，只有SD2.0版本才支持此命令，命令发送完成后等待SD NAND返回响应数据；
SD NAND返回响应数据后，先等待8个时钟周期再拉高片选CS信号，此时判断返回的响应数据。如果返回的电压范围为4’b0001即2.7V~3.6V，说明2.0版本，进行下一步，否则重新执行第4步；
拉低片选CS引脚，发送命令CMD55（0x77）告诉SD NAND下一次发送的命令是应用相关命令，命令发送完成后等待SD NAND返回响应数据；
SD NAND返回响应数据后，先等待8个时钟周期再拉高片选CS信号，此时判断返回的响应数据。如果返回的数据为空闲信号0x01，开始进行下一步，否则重新执行第6步。
拉低片选CS引脚，发送命令ACMD41（0x69）查询SD NAND是否初始化完成，命令发送完成后等待SD NAND返回响应数据；
SD NAND返回响应数据后，先等待8个时钟周期再拉高片选CS信号，此时判断返回的响应数据。如果返回的数据为0x00，此时初始化完成，否则重新执行第6步。

③ 写操作时序

至此，SD NAND完成了复位以及初始化操作，进入到SPI模式的读写操作。SD NAND读写一次的数据量必须为512字节的整数倍，即对SD NAND读写操作的最少数据量为512 个字节。我们可以通过命令CMD16来配置单次读写操作的数据长度，以使每次读写的数据量为（n*512）个字节（n≥1），本次SD NAND的读写操作使用默认配置，即单次读写操作的数据量为512个字节。

SD NAND的写操作时序图如下图所示：

拉低片选信号 CS_N，向 SD NAND写入命令 CMD24，命令号为 0x58，携带参数为 4字节的 SD NAND写扇区地址，CRC 校验字节未使用直接写入 0xFF，命令发送完成后等待 SD NAND返回响应数据
若 SD NAND返回正确响应数据 R1 为 0x00，等待 8 个时钟周期，向 SD NAND写入令牌0xFE，紧随其后写入 512 个字节的数据
数据发送完成后，再向 SD NAND写入 2 个字节的 CRC 校验字节。SPI 模式下不对数据进行 CRC 校验，直接写入两个字节的 0xFF
校验数据发送完成后， SD NAND会有响应数据返回，随后 SD NAND将 Miso 信号拉低进入写忙状态
MISO 信号再次拉高后 SD NAND退出写忙状态，等待 8 个时钟周期后拉高片选信号，SD NAND数据写操作完成，可以执行其它操作

④ 读操作时序

SD NAND的读操作时序图如下图所示：

拉低片选信号 CS_N，向 SD NAND写入命令 CMD17，命令号为 0x51，携带参数为 4字节的 SD NAND读扇区地址，CRC 校验字节未使用直接写入 0xFF，命令发送完成后等待 SD NAND返回响应数据
若 SD NAND返回正确响应数据 R1 为 0x00，以 SD NAND返回的数据头 0xFE 为标志，接收自 SD NAND读出的 512 字节数据和 2 字节的 CRC 校验字节
解析到数据头 0xFE 后，接下来接收 SD NAND返回的 512 个字节的数据
数据解析完成后，接下来接收2个字节的 CRC 校验值。由于 SPI 模式下不对数据进行 CRC 校验，可直接忽略这两个字节
CRC 校验字节接收完毕，等待 8 个时钟周期，拉高片选信号 CS_N，一次数据读操作完成

⑤ 程序设计

通过前面介绍的SD NAND初始化、写操作以及读操作可知，SD NAND的这3个操作是相互独立且不能同时进行的，因此我们可以将SD NAND的初始化、写操作以及读操作分别划分为3个独立的模块，最后将这三个模块例化在SD NAND的控制器模块中，便于在其它工程项目中使用。

下图是系统框图，PLL时钟模块（PLL）为各个模块提供驱动时钟，SD NAND测试数据产生模块产生测试数据写入SD NAND，写完后从SD NAND中读出数据，最终读写测试结果由LED显示模块通过控制LED灯的显示状态来指示。

顶层模块：顶层模块完成了对其它四个模块的例化，SD NAND测试数据产生模块产生的开始写入信号及数据连接至SD NAND控制器模块，数据写完后从SD NAND控制器中读出数据，并验证数据的正确性，将验证的结果连接至LED显示模块。

PLL时钟模块：PLL时钟模块通过调用锁相环（PLL）IP核来实现，总共输出2个时钟，频率都是50Mhz，但两个时钟相位相差180度。我们知道，SD卡的SPI通信模式为CPOL=1， CPHA=1；即SPI_CLK在空闲时为高电平，数据发送是在时钟的第一个边沿，也就是SPI_CLK由高电平到低电平的跳变，所以数据采集是在上升沿，数据发送是在下降沿。为了在程序代码中统一使用上升沿，我们使用两个相位相差180度的时钟来对SD NAND进行操作。

SD NAND测试数据产生模块：SD NAND测试数据产生模块产生的开始写入信号和数据写入SD NAND控制器模块中，数据写完后从SD NAND控制器中读出数据，并验证数据的正确性，将验证的结果发送给LED显示模块。

SD NAND控制器模块：SD NAND控制器模块例化了SD NAND初始化模块、 SD NAND写数据模块和SD NAND读数据模块。SD NAND初始化模块完成对SD NAND的上电初始化操作；SD NAND写数据模块完成对SD NAND的写操作；SD NAND读数据模块完成对SD NAND的读操作。由于这三个模块都操作了SD NAND的引脚信号，且这三个模块在同一时间内不会同时操作，所以此模块实现了对其它三个模块的例化以及选择SD NAND的引脚连接至其中某一个模块。

LED显示模块：LED显示模块将SD NAND测试数据产生模块输出的验证结果值，通过控制LED灯的显示状态来指示。

SD NAND控制器部分代码如下：

module sd_ctrl_top(
    input                clk_ref       ,  //时钟信号
    input                clk_ref_180deg,  //时钟信号,与clk_ref相位相差180度
    input                rst_n         ,  //复位信号,低电平有效
    //SD卡接口
    input                sd_miso       ,  //SD卡SPI串行输入数据信号
    output               sd_clk        ,  //SD卡SPI时钟信号    
    output  reg          sd_cs         ,  //SD卡SPI片选信号
    output  reg          sd_mosi       ,  //SD卡SPI串行输出数据信号
    //用户写SD卡接口
    input                wr_start_en   ,  //开始写SD卡数据信号
    input        [31:0]  wr_sec_addr   ,  //写数据扇区地址
    input        [15:0]  wr_data       ,  //写数据                  
    output               wr_busy       ,  //写数据忙信号
    output               wr_req        ,  //写数据请求信号    
    //用户读SD卡接口
    input                rd_start_en   ,  //开始读SD卡数据信号
    input        [31:0]  rd_sec_addr   ,  //读数据扇区地址
    output               rd_busy       ,  //读数据忙信号
    output               rd_val_en     ,  //读数据有效信号
    output       [15:0]  rd_val_data   ,  //读数据        
    output               sd_init_done     //SD卡初始化完成信号
    );

//wire define
wire                init_sd_clk   ;       //初始化SD卡时的低速时钟
wire                init_sd_cs    ;       //初始化模块SD片选信号
wire                init_sd_mosi  ;       //初始化模块SD数据输出信号
wire                wr_sd_cs      ;       //写数据模块SD片选信号     
wire                wr_sd_mosi    ;       //写数据模块SD数据输出信号 
wire                rd_sd_cs      ;       //读数据模块SD片选信号     
wire                rd_sd_mosi    ;       //读数据模块SD数据输出信号 

//*****************************************************
//**                    main code
//*****************************************************

//SD卡的SPI_CLK  
assign  sd_clk = (sd_init_done==1'b0)  ?  init_sd_clk  :  clk_ref_180deg;

//SD卡接口信号选择
always @(*) begin
    //SD卡初始化完成之前,端口信号和初始化模块信号相连
    if(sd_init_done == 1'b0) begin     
        sd_cs = init_sd_cs;
        sd_mosi = init_sd_mosi;
    end    
    else if(wr_busy) begin
        sd_cs = wr_sd_cs;
        sd_mosi = wr_sd_mosi;   
    end    
    else if(rd_busy) begin
        sd_cs = rd_sd_cs;
        sd_mosi = rd_sd_mosi;       
    end    
    else begin
        sd_cs = 1'b1;
        sd_mosi = 1'b1;
    end    
end    

//SD卡初始化
sd_init u_sd_init(
    .clk_ref            (clk_ref),
    .rst_n              (rst_n),
    
    .sd_miso            (sd_miso),
    .sd_clk             (init_sd_clk),
    .sd_cs              (init_sd_cs),
    .sd_mosi            (init_sd_mosi),
    
    .sd_init_done       (sd_init_done)
    );

//SD卡写数据
sd_write u_sd_write(
    .clk_ref            (clk_ref),
    .clk_ref_180deg     (clk_ref_180deg),
    .rst_n              (rst_n),
    
    .sd_miso            (sd_miso),
    .sd_cs              (wr_sd_cs),
    .sd_mosi            (wr_sd_mosi),
    //SD卡初始化完成之后响应写操作    
    .wr_start_en        (wr_start_en & sd_init_done),  
    .wr_sec_addr        (wr_sec_addr),
    .wr_data            (wr_data),
    .wr_busy            (wr_busy),
    .wr_req             (wr_req)


![img](https://img-blog.csdnimg.cn/img_convert/cbb462187c58ad53c3338aa52adb003e.png)
![img](https://img-blog.csdnimg.cn/img_convert/aa1d837a6c28f6d78c620f2b93cd53ca.png)
![img](https://img-blog.csdnimg.cn/img_convert/a19fc2e67417228d619f1f4d677ae3df.png)

**既有适合小白学习的零基础资料，也有适合3年以上经验的小伙伴深入学习提升的进阶课程，涵盖了95%以上大数据知识点，真正体系化！**

**由于文件比较多，这里只是将部分目录截图出来，全套包含大厂面经、学习笔记、源码讲义、实战项目、大纲路线、讲解视频，并且后续会持续更新**

**[需要这份系统化资料的朋友，可以戳这里获取](https://bbs.csdn.net/topics/618545628)**

(wr_data),
    .wr_busy            (wr_busy),
    .wr_req             (wr_req)


[外链图片转存中...(img-Jiaai4dL-1715024694397)]
[外链图片转存中...(img-qYbgKFjy-1715024694397)]
[外链图片转存中...(img-mDhBx9Jq-1715024694397)]

**既有适合小白学习的零基础资料，也有适合3年以上经验的小伙伴深入学习提升的进阶课程，涵盖了95%以上大数据知识点，真正体系化！**

**由于文件比较多，这里只是将部分目录截图出来，全套包含大厂面经、学习笔记、源码讲义、实战项目、大纲路线、讲解视频，并且后续会持续更新**

**[需要这份系统化资料的朋友，可以戳这里获取](https://bbs.csdn.net/topics/618545628)**

2401_84170623

关注

19
点赞
踩
14

收藏

觉得还不错? 一键收藏
0
评论
基于FPGA的SD卡的数据读写实现（SD NAND FLASH）_verilog实现sd卡的读写(2)

尽管 SD NAND和 TF卡之间有着这么大的区别，但具体到实际应用，其对外接口和驱动程序都是一样了，这说明可移植性非常好。SD NAND从物理结构看包括 5 个部分，分别为存储单元、存储单元接口、电源检测、卡及接口控制器和对外接口，具体见下图。SD NAND共有 9 个引脚，其中包括 3 根电源线、1 根时钟线、1 根命令线和 4根数据线。SD NAND有两种工作模式：SDIO 模式与SPI模式在 SDIO 模式下，SD NAND共使用到 CLK、CMD、DAT[3:0] 6根信号线；
复制链接

扫一扫