ARM A35 A53_arm a53 a35

2401_85011876

于 2024-05-15 17:14:03 发布

阅读量1k

点赞数 4

分类专栏：程序员文章标签：物联网嵌入式硬件学习

本文链接：https://blog.csdn.net/2401_85011876/article/details/138915756

版权

程序员专栏收录该内容

30 篇文章 0 订阅

订阅专栏

既有适合小白学习的零基础资料，也有适合3年以上经验的小伙伴深入学习提升的进阶课程，涵盖了95%以上物联网嵌入式知识点，真正体系化！

由于文件比较多，这里只是将部分目录截图出来，全套包含大厂面经、学习笔记、源码讲义、实战项目、大纲路线、电子书籍、讲解视频，并且后续会持续更新

需要这些体系化资料的朋友，可以加我V获取：vip1024c （备注嵌入式）

如果你需要这些资料，可以戳这里获取

在Exynos 5433测试中，我们发现作为升级版A7的A53，照样维持不了A7的功耗水平，它更像是把A7的效能曲线延长的产品，就是说A53的性能功耗比并没有多少提升。但因为A53普遍更高频，所以它在性能端可以走得更远。而A35这次主推能耗比，其实是在给当年吹过能耗比的A53打脸。

不过从战略意义上说，A35带来的最重要改变，是让Cortex-A系列上中下三路产品，都用上了64位的ARMv8构架。在A5/A7等老构架退休后，它就可以完成“全家64位”的宏愿了。此外，A35也可以和A72/A57/A53等核心组成big.LITTLE 大小核结构的SoC，可以让厂商根据需求，搞出各种大小核的组合产品，夸张一点，甚至可以搞出A35+A53+A72的三核心簇的SoC。

构架改进

A35和A7/A53一样，依旧是顺序执行的双发射构架。8级流水线长度，也和之前的构架设计没什么分别。ARM主要通过改进独立分区（individual blocks）来提升能效比。

重点改善的是核心的前端效率，重新设计的指令预取单元，更强的分支预测性能。为了平衡性能和功耗，指令预取带宽也跟随队列长度的变短而做出了调整。
对比A7，A35在缓存速度上有了明显的提升。A35套用了很多A53的缓存结构，一级缓存可以用作指令和数据缓存，加入了多线程的数据预测和写入侦查能力，根据需求可以定在8-64KB之间。二级缓存可以定在128KB-1BM之间。在提升写入效率，引入附着优化功能以降低占用的同时，也提升了资源共享的性能。
另外一个大改进是 NEON/FP流水线，除了改善存储性能外，新的单元全流水线支持双精度乘法计算。流水线同样为了提升局部效率而进行了改进，这也是A35芯片面积可以比A53小的重要原因。
在电源管理方面，A35也很像A53，它为CPU和NEON流水线（独立的电源供应区域）增加了状态保留功能（在休眠时，让核心保持原来的状态，类似iOS的墓碑模式），它多了个硬件来控制CPU进出保留状态。厂商很少使用这个功能，暂时确认有引入这个功能的是骁龙810，但或许因为发热问题，它也在随后的软件更新中禁用了这个功能，让在CPU闲置的时候直接关闭核心了。

低功耗/可定制化/超小芯片面积

A35盯准的功耗区间是125mW以下，这也是A7和A5通常的功耗范围。为了方便我们脑补，ARM表示，用28nm制程的1GHz主频A35处理器，其功耗只有90mW。当然，就像现在不同SoC里的A53，因为核心数、主频和工艺节点不同，A35核心的功耗也会很大的波动（例如用14/16nm制程，或者把主频推上2GHz）。

而A35也是ARM可定制化最高的构架，厂商能选择的不再只有核心数，他们可以选择是否加入NEON, Crypto（加密）和ACP（解析）单元，甚至是否加入二级缓存都可以自行选择。这让A35可能成为下一代手机中应用最广的核心构架，我们也很可能会在可穿戴设备和嵌入式平台上，看到一大堆为IoT（物联网）定制的A35处理器。

对比32KB一级缓存，1MB 二级缓存，有NEON/Crypto加密模块的4核A53，剔除其他部分的乞丐版单核A35（8KB一级缓存，没有二级缓存），即使用28nm制程也能把芯片面积控制在0.4平方毫米一下（1*0.4mm，这可比米粒要小多了），这让它非常适合做成物联网芯片。