allegro规则设置和部分总结

cadence使用心得：

对于原理图部分不多做说明，一般做过几年开发都可以快速上手。

主要就allegro做PCB作如下总结：

一般高速版、射频板、音视频板都要做阻抗控制；进行阻抗计算，这里不进行计算，只给出某厂家给出的10层和12层叠层参考文件如下：

工程问题确认单
(叠层及阻抗结构)
（若有疑问,请联系邮件发送人或审核人）
产品编号：a656666666
客户编号：
日    期：2020/7/8 13:48:15
Stackup Information:
	Layer	Info	Thickness			MaterialInfo
	TOP	======================================	0.333+Plating
		PP     TU-768P    2116	4.304(mil)			|54
	L2	======================================	1 Oz
		Core     TU-768    0.21	8.270(mil)			7628*1|STD
	L3	======================================	1 Oz
		PP     TU-768P    1080*2	5.072(mil)			|66*2
	L4	======================================	1 Oz
		Core     TU-768    0.1	3.940(mil)			2116*1|HTE
	L5	======================================	1 Oz
		PP     TU-768P    1080*2	5.197(mil)			|66*2
	L6	======================================	1 Oz
		Core     TU-768    0.1	3.940(mil)			2116*1|HTE
	L7	======================================	1 Oz
		PP     TU-768P    1080*2	5.072(mil)			|66*2
	L8	======================================	1 Oz
		Core     TU-768    0.21	8.270(mil)			7628*1|STD
	L9	======================================	1 Oz
		PP     TU-768P    2116	4.304(mil)			|54
	BOT	======================================	0.333+Plating
111
完成板厚:		62.992(6.299/-6.299) mil		1.6(+0.16/-0.16) MM
设计板厚:		59.291 mil		1.506 MM
板材类型:		TU-768		TU-768

 

Impedance Information:
	控制	屏蔽	阻抗类型	要求值	客户要求值	设计值	阻抗计算值	盖油	H1	Er1	H2	Er2
	L1	L2	单端	7	50+/-10%	7	49.028	是	4.304	4.15
	L1	L2	差分	5.8/6	90+/-10%	5.8/6	90.143	是	4.304	4.15
	L1	L2	差分	4.5/6.4	100+/-10%	4.5/6.4	100.708	是	4.304	4.15
	L3	L2/L4	单端	5	50+/-10%	5	49.851		8.27	4.35	6.322	3.85
	L3	L2/L4	差分	4.6/6	90+/-10%	4.6/6	90.316		8.27	4.35	6.322	3.85
	L3	L2/L4	差分	4/7.5	100+/-10%	4/7.5	99.291		8.27	4.35	6.322	3.85
	L8	L7/L9	差分	4/7.5	100+/-10%	4/7.5	99.291		8.27	4.35	6.322	3.85
	L8	L7/L9	差分	4.6/6	90+/-10%	4.6/6	90.316		8.27	4.35	6.322	3.85
	L8	L7/L9	单端	5	50+/-10%	5	49.851		8.27	4.35	6.322	3.85
	L10	L9	差分	4.5/6.4	100+/-10%	4.5/6.4	100.708	是	4.304	4.15
	L10	L9	差分	5.8/6	90+/-10%	5.8/6	90.143	是	4.304	4.15
	L10	L9	单端	7	50+/-10%	7	49.028	是	4.304	4.15

 

工程问题确认单
(叠层及阻抗结构)
（若有疑问,请联系邮件发送人或审核人）
产品编号：c656666666
客户编号：
日    期：2020/12/18 10:40:54
Stackup Information:
	Layer	Info	Thickness			MaterialInfo
	TOP	======================================	0.333+Plating
		PP     TU-768P    2116	4.499(mil)			|54
	L2	======================================	0.5 Oz
		Core     TU-768    0.13	5.120(mil)			2116*1|STD
	L3	======================================	0.5 Oz
		PP     TU-768P    1080+106	4.658(mil)			|66|73
	L4	======================================	0.5 Oz
		Core     TU-768    0.13	5.120(mil)			2116*1|STD
	L5	======================================	0.5 Oz
		PP     TU-768P    1080+106	4.658(mil)			|66|73
	L6	======================================	0.5 Oz
		Core     TU-768    0.13	5.120(mil)			2116*1|STD
	L7	======================================	0.5 Oz
		PP     TU-768P    1080+106	4.658(mil)			|66|73
	L8	======================================	0.5 Oz
		Core     TU-768    0.13	5.120(mil)			2116*1|STD
	L9	======================================	0.5 Oz
		PP     TU-768P    1080+106	4.658(mil)			|66|73
	L10	======================================	0.5 Oz
		Core     TU-768    0.13	5.120(mil)			2116*1|STD
	L11	======================================	0.5 Oz
		PP     TU-768P    2116	4.499(mil)			|54
	BOT	======================================	0.333+Plating
111
完成板厚:		62.992(6.299/-6.299) mil		1.6(+0.16/-0.16) MM
设计板厚:		60.157 mil		1.528 MM
板材类型:		TU-768		TU-768

 

Impedance Information:
	控制	屏蔽	阻抗类型	要求值	客户要求值	设计值	阻抗计算值	盖油	H1	Er1	H2	Er2
	L1	L2	单端	7	50+/-10%	7	50.264	是	4.499	4.15
	L1	L2	差分	5.3/5	90+/-10%	5.3/5	90.91	是	4.499	4.15
	L1	L2	差分	4/5	100+/-10%	4/5	100.184	是	4.499	4.15
	L3	L2/L4	单端	4.3	50+/-10%	4.3	50.005		5.12	4.2	5.258	3.775
	L3	L2/L4	差分	4.4/5	90+/-10%	4.4/5	89.917		5.12	4.2	5.258	3.775
	L3	L2/L4	差分	4/7.1	100+/-10%	4/7.1	98.47		5.12	4.2	5.258	3.775
	L5	L4/L6	单端	4.3	50+/-10%	4.3	50.005		5.12	4.2	5.258	3.775
	L5	L4/L6	差分	4.4/5	90+/-10%	4.4/5	89.917		5.12	4.2	5.258	3.775
	L5	L4/L6	差分	4/7.1	100+/-10%	4/7.1	98.47		5.12	4.2	5.258	3.775
	L8	L7/L9	差分	4/7.1	100+/-10%	4/7.1	98.47		5.12	4.2	5.258	3.775
	L8	L7/L9	差分	4.4/5	90+/-10%	4.4/5	89.917		5.12	4.2	5.258	3.775
	L8	L7/L9	单端	4.3	50+/-10%	4.3	50.005		5.12	4.2	5.258	3.775
	L10	L9/L11	差分	4/7.1	100+/-10%	4/7.1	98.47		5.12	4.2	5.258	3.775
	L10	L9/L11	差分	4.4/5	90+/-10%	4.4/5	89.917		5.12	4.2	5.258	3.775
	L10	L9/L11	单端	4.3	50+/-10%	4.3	50.005		5.12	4.2	5.258	3.775
	L12	L11	差分	4/5	100+/-10%	4/5	100.184	是	4.499	4.15
	L12	L11	差分	5.3/5	90+/-10%	5.3/5	90.91	是	4.499	4.15
	L12	L11	单端	7	50+/-10%	7	50.264	是	4.499	4.15
备注：
客户答复：                     接受建议                    不接受建议
备注：
答复：
审核：
时间：                                                           签名：

 进行布局布线之前，最好设定规则，最好参考要做板厂家给出的文件设置，否则后期需要大量沟通浪费时间。

对于规则设置首先进项物理规则设置（线宽规则）：

 

一般defalt规则设置（50欧姆）这样可以省去一步设置，POWER设置电源规则，一般电源走线要加粗，其他的根据需要进行设置，（DIFF_90设置差分90欧姆阻抗线宽规则，DIFF_100设置差分100欧姆阻抗线宽规则）（BGA设置BGA下的区域规则默认规则，在BGA区域规则设置时进行应用）如下图所示：

 

设置完规则后要在NET下进行应用如下图：

 

同理设置间距规则：

1、基本间距

 

2、区域间距规则：

 

3、在ＮＥＴ　下进行应用：

 

以上是关于线宽和间距规则设置。

另外高速版一般要做等长处理，因此，需要设置等长要求：

 

差分对需要设置对内等长要求：

 

关于SRAM和FLASH走线的一些认识：

规划走线层，首先走通CPU到SRAM，然后再走SRAM到FLASH，对于SRAM到FLASH走线根据走线方便和效率，建议先走SRAM到FLASH远端到FLASH的走线，这样可以节省后期调整的时间（根据实际情况进行）。

关于DDR3走线的一些认识：

规划走线层，首先保证数据线在信号质量最好的走线层，个人习惯一般走在双GND的走线层，然后再走地址线和时钟线，DDR3数据线进行组内等长(25mil)，地址线和时钟线等长（等长一般50mil）（根据实际情况进行）。