allegro配置

一:叠层

需要让信号在参考面中间

例如6层板常用叠层;T-G-P-S-G-B.

顶层-地层-电源-信号-地层-底层;走线常用1,2,4层

二,阻抗

很久以前科技不怎么发达的时候通信线是裸漏的,线都是有内阻的,长了以后信号质量明显下降,后来有人发现加个外皮可以减少这种信号质量的衰减,慢慢的研发出来铜管通信线,当年老美还在打仗,老美还没有发达起来,工业产能不足以支持他们生产很多通信线,于是各种东拼西凑,用老式自来水法兰焊接到铜管通信线上来延长线束,结果当然是有的好有的不怎么好,这帮人研究后得出一个结论,信号要在阻抗相同的环境里传递,才会很牛逼,各种试验一顿操作,30ohm传递距离最远,70ohm传递质量最好,这个时候牛逼的操作来了,这帮天才做了一个影响后世的觉定,50ohm生产是当年最省钱的方式…………..然后延续至今,我们在搞阻抗的时候要知道阻抗连续性才是最重要的,30ohm,40 ohm,50 ohm,60 ohm其实都是差不多的.

PCB中常用的阻抗

三,差分对

逻辑à分配差分对à自动生成(差分对后缀网络名后一个或几个字母当作通配符)

如果有不规律的就需要手动添加了.

四,网络电气规则

打开规则管理器(纯差分对规则,没有进行阻抗匹配)

五, 特殊的网络分配差分对

还有一个特殊情况,差分对有器件隔离.,要设置针对特殊的网络分配差分对规则

上面原理图可以看出是R152,R153注意添加的时候原理图会选中这个元器件

这个时候回到原理图选中元器件,再回到pcb设置里面点击创建模型

六,DDR信号规则分组

DDR4信号分为X组

CA组:

A0~A16(地址) , BA0~BA1( Bank) , BG0~BG1( Bank Group )

CS(片选) , CAS(列地址) , RAS(行地址) , ACT(命令激活)

WE(写使能) , CLK(时钟使能) , ODT(片上终结)

CLK时钟组 ,

CLKP/N(差分信号)

DQ数据组:

D0~D7(数据位) , DM0(数据屏蔽) , DQS0P/N(数据选通,差分信号,每8位数据配一对)

7,物理约束

这个主要是线宽,和阻抗实时相关

 

注意:有差分对的时候规则要分层设置,比如90ohm差分线,根据计算线宽值设置不同层的线宽.把规则展开就可以看到不同的层了.

有地方空间很小要设置一下最小差分间距

 

九 :间距规则

10,线距规则

11,在CM里面的分析设置,相当于DRC的检测开关