//时钟的双电平触发(仿真和综合都可以)
always @(*)begin
if(!rst_n)
sync = 1'b0;
else case(state)
St_set: begin
if(clk_30M)
sync = 1'b1;
else
sync = sync;
end
5'd16 : begin
if(!clk_30M)
sync = 1'b1;
else
sync = sync;
end
5'd17 : sync = 1'b1;
default: sync = 1'b0;
endcase
end
//时钟双边沿触发,虽然寄存器不能实现时钟的双边沿触发,可以用PLL生成180°相位差同时钟,
//则时钟a的上升沿,对应的就是时钟b的下降沿了
always的敏感列表采用电平触发,块内语句利用时钟的电平来判断信号跳变,再阻塞赋值。感觉有问题,先记着吧。(时钟的双边沿触发和实际是冲突的,不存在时钟双边沿触发的触发器吧)