现代SoC学习心得（3）

现代SoC学习心得（3）

三、可测性设计

集成电路在制造过程中会出现物理上缺陷，电路上的失效，逻辑和行为级上的故障。所以集成电路制成芯片，要通过测试向量验证正确性。测试的可行性、复杂性和成本等越来越受到关注，形成了可测性设计技术。可测性设计技术包括测试向量的生成、测试应用和可测性设计。

测试的过程是把激励信号加载到需要检测的芯片输入引脚，在输出引脚检测电路相应，与期望相应作比较，判断电路是否有故障。激励信号就是测试向量。测试向量可以人工编制，也能由APTG（自动测试生成工具）和故障模拟工具产生。测试应用则是检测电路的制造故障。可测性设计是指在设计的同时就考虑可测性设计问题，减少测试的复杂度和成本。

根据测试目的的不同，有验证测试、生产测试、可靠性测试、接受测试。对于测试的评估提出了故障覆盖率的概念，提高故障覆盖率可以降低DPM（故障率）。

可测性设计技术初期采用的方法是Ad Hoc技术。该技术采用外部测试方法，测试向量的输入和响应的输出均通过被测设备的输入输出端口操作，北侧设备的内部节点控制和观测采用以测试针床为基础的在线测试技术。

机构化设计方法研究如何设计容易测试的电路，进而又考虑设计在芯片内部起测试作用的电路，减轻未来芯片测试的复杂度。

扫描测试是指将任意状态移进电路或将任一状态移出，特点是测试数据的串行化。这要求在设计电路的时候，寄存器等时序元件具有扫描状态输入的功能。

BIST（内建自测）方法是让电路自己生成测试向量，并对测试结果自行判断，因此在设计时多了两个电路，激励生成器和响应分析器。

边界扫描测试是在芯片的每一个输入输出引脚上增加一个边界扫描单元，将这些扫描单元连成扫描通路，构成扫描链。